

PITHA

91/10

Myonen im H1-Detektor

Die Auslese der Streamerkammerdaten
und ihre Verwendung in ausgewählten
physikalischen Prozessen

Jörg Tutas

PHYSIKALISCHE INSTITUTE
RWTH AACHEN
Sommerfeldstr.
51 AACHEN, FR GERMANY

Myonen im H1-Detektor

Die Auslese der Streamerkammerdaten
und ihre Verwendung in ausgewählten
physikalischen Prozessen

Von der Mathematisch-Naturwissenschaftlichen Fakultät
der Rheinisch-Westfälischen Technischen Hochschule Aachen
genehmigte Dissertation zur Erlangung des akademischen Grades
eines Doktors der Naturwissenschaften

von

Diplom-Physiker

Jörg Tutas

aus Geilenkirchen, Krs. Heinsberg

Referent : Universitätsprofessor Dr. Ch. Berger
Koreferent : Universitätsprofessor Dr. K. Lübelsmeyer
Tag der mündlichen Prüfung : 16.5.1991

Inhalt

1	Einleitung	4
2	Der Speicherring HERA	7
3	Physik bei HERA	9
3.1	Die Lepton-Nukleon Streuung	9
3.2	Erzeugung schwerer Quarks	13
3.3	Leptoquarks	19
3.4	Der Prozess $ep \rightarrow \gamma ep$	23
3.5	Der Prozess $ep \rightarrow ep\mu\mu$	26
4	Der Detektor H1	29
4.1	Die Spurkammern	31
4.2	Das Flüssig-Argon Kalorimeter	32
4.3	Die Kalorimeter im Rückwärts- und Vorwärtsbereich	33
4.4	Die supraleitende Spule	33
4.5	Das instrumentierte Eisen und die Myonkammern	33
4.6	Das Myon Spektrometer im Vorwärtsbereich	36
5	Die Datennahme beim H1-Experiment	37
5.1	Generelles Schema	37
5.2	Der Trigger	43
5.2.1	Level 1	45
5.2.2	Level 2	45
5.2.3	Level 3	45
5.2.4	Level 4	46
5.3	Die Triggerelektronik	47
5.3.1	Fast Card	48
5.3.2	Fan Out Card	49
5.3.3	Slow Card	50
5.3.4	Trigger-Bit Card	51
6	Das digitale Auslesesystem für die Streamerkammern	52
6.1	Funktionsweise von Streamerkammern	52
6.2	Generelle Übersicht	52
6.3	Digitalisierung an den Kammern	54
6.3.1	Schnelle Triggersignale	58
6.4	Das Bus-Terminal	59
6.5	Datensammlung und Reduktion durch den <i>ROC</i>	63
6.5.1	Die Referenzspannungen	64
6.5.2	Der Mode Controller	64
6.5.3	Die Strobe-Frequenz	72
6.5.4	Die Erzeugung der Strobe-Frequenz	74
6.5.5	Die Kodierung der Daten	75
6.5.6	Speicherung der aufbereiteten Daten	82
6.5.7	Die digitale Schwelle	83

6.5.8	Der Systemtest	85
6.5.9	Das VME-Interface	90
6.5.10	Der ROD	94
6.6	Das Datennahmesystem	97
6.6.1	Die Organisation der Auslese	99
6.6.2	Die Zeitkalibrierung	103
6.6.3	Der Systemtest	104
6.7	Die Steuerung der Datennahme	105
6.8	Ergebnisse von ersten Messungen	105
6.9	Slow Control	109
7	Ein schneller Trigger mit den Streamerkammern	111
8	Zusammenfassung	113
A	GALs, PALs, 'Finite State Machines'	115
B	Der VMEbus	118
C	Steuerung des Streamerkammersystems	121
D	Einstellungen von <i>ROC</i> und <i>ROD</i>	125
	Literaturverzeichnis	127
	Abbildungsverzeichnis	133
	Tabellenverzeichnis	135
	Danksagung	136
	Lebenslauf	137

1 Einleitung

In den vergangenen Jahrzehnten konnten durch zahlreiche, internationale Speicherringexperimente wesentliche Erkenntnisse im Bereich der Elementarteilchenphysik gewonnen werden. Die folgende Tabelle gibt eine Übersicht über die charakteristischen Merkmale einiger Beschleunigeranlagen:

Name	Teilchentyp	Schwerpunktsenergie	Start
SPEAR (SLAC)	e^+e^-	8 GeV	1972
DORIS (DESY)	e^+e^-	11 GeV	1973
CESR (Cornell)	e^+e^-	12 GeV	1979
PEP (SLAC)	e^+e^-	30 GeV	1980
PETRA (DESY)	e^+e^-	40 GeV	1978
TRISTAN (KEK)	e^+e^-	60 GeV	1987
SLC (SLAC)	e^+e^-	100 GeV	1988
LEP (CERN)	e^+e^-	100 GeV	1989
SppS (CERN)	p^+p^-	6 TeV	1981
TEVATRON (Fermilab)	p^+p^-	2 TeV	1987

Tabelle 1: Bestehende Beschleunigeranlagen

In der zeitlichen Abfolge der Speicherringenergien zeichnet sich deutlich die Entwicklung zu immer höheren Teilchenenergien ab. Gleichbleibend wurde in den Ringen aber immer ein Teilchentyp (e bzw. P) mit seinem Antiteilchen (\bar{e} bzw. \bar{P}) zur Kollision gebracht.



Mit dem Bau der Beschleunigeranlage HERA¹ am Deutschen Elektronen Synchrotron (DESY) in Hamburg wird ein völlig neuer Weg eingeschlagen. Erstmals werden hier in einem Speicherring Kollisionen von Elektronen (Leptonen) und Protonen (Hadronen) erzeugt. Dabei wird die Elektronenenergie 30 GeV und die Protonenenergie 820 GeV getragen. Unter Vernachlässigung der Teilchenmassen ergibt sich eine Schwerpunktsenergie \sqrt{s} von 314 GeV.

Als eP -Beschleuniger eignet sich HERA ganz besonders zur Untersuchung der Strukturfunktionen des Protons. Bisherige Messungen waren auf Impulsüberträge Q^2 bis zu $\sim 10^2$ GeV² beschränkt. Das Verhalten der Strukturfunktionen im Bereich bis nahezu $\sim 10^6$ GeV², der mit HERA erschlossen werden kann, ist bis heute nicht bekannt und von fundamentalem Interesse für das Standardmodell der Hochenergiephysik.

Andererseits besteht aufgrund der hohen Schwerpunktsenergie die Möglichkeit, völlig neue Phänomene zu beobachten. Insbesondere die Kombination von Hadronen und Leptonen eröffnet prinzipiell die Chance neuartige Teilchen bzw. Teilchenzustände zu erzeugen, die von verschiedenen Theorien vorhergesagt werden.

Schwerpunkt- und Laborsystem sind wegen der unterschiedlichen Teilchenenergien bei HERA nicht identisch. Dieser Tatsache wird durch den unsymmetrischen Aufbau der Detektoren (H1 und ZEUS) Rechnung getragen, mit deren Hilfe die Reaktionsprodukte der Teilchenkollisionen nachgewiesen werden. Eine schematische Übersicht über den Ring mit seinen Detektoren ist in Abb. 1 dargestellt.

¹Hadron Elektron Ringanlage.



W.K., DESY-PR, 12/87

Abbildung 1: Der HERA Speicherring

Prinzipiell bestehen die Detektoren aus folgenden Komponenten:

- Spurrkammern
Nachweis der Spuren geladener Teilchen
- Kalorimeter
Nachweis der bei einer Reaktion erzeugten Energie sowie Trennung verschiedener Teilchenarten
- Magnet
Bestimmung des Impulses der Teilchen, die in den Spurrkammern nachgewiesen wurden
- Myonkammern
Identifikation von Myonen. Zusätzlich dient dieses System zum Nachweis des Energieanteils, der nicht im Kalorimeter deponiert wurde.

Die vorliegende Arbeit befaßt sich im wesentlichen mit zwei Aspekten des Myonsystems im Detektor H1:

1. Untersuchung von Ereignisklassen, bei denen der Nachweis der dabei entstehenden Myonen essentiell ist, sowie der Beitrag des Myonsystems zur Identifizierung dieser Prozesse. Hierzu wurden umfangreiche Rechnungen mit verschiedenen Simulationsprogrammen durchgeführt.
2. Entwicklung und Installation des digitalen Auslesesystems des Myondetektors. Hierbei wird insbesondere auf die speziellen, neuartigen Anforderungen eingegangen, die durch die Maschine HERA gestellt wurden. Im Anschluß daran werden erste Meßergebnisse vorgestellt, die mit diesem System bereits erzielt wurden.

2 Der Speicherring HERA

Im Jahre 1984 wurde mit dem Bau des Speicherringes HERA bei DESY in Hamburg begonnen, dessen Inbetriebnahme für 1991 geplant ist. Der gesamte Ring befindet sich in einer Tiefe von ca. 10 bis 20 Metern unter der Erdoberfläche und hat einen Umfang von 6,3 km. Hier sollen Protonen auf eine Energie von 820 GeV und Elektronen auf eine Energie von 30 GeV beschleunigt werden.

Durch getrennte Magnetsysteme werden Bündel dieser Teilchen auf gegenläufige Kreisbahnen gezwungen und an drei definierten Orten (Wechselwirkungspunkten) zur Kollision gebracht. Bevor die Teilchen jedoch in diesen Ring eingeleitet werden können, müssen sie verschiedene Vorbeschleunigungsstufen durchlaufen. Diese Vorbeschleunigung wird von den Speicherringen DESY und PETRA übernommen. Dort werden die Protonen auf eine Energie von 40 GeV und die Elektronen auf eine Energie von 14 GeV beschleunigt. Danach werden sie dann in HERA eingespeist und erreichen hier ihre Endenergie (siehe Abb.1).

Da die Elektronen und Protonen in HERA unterschiedliche Impulse besitzen, werden getrennte Magnetsysteme für beide Teilchensorten benötigt. Die Magnete des Elektronenringes erzeugen ein Magnetfeld von maximal 0,27 Tesla und sind in konventioneller Technik gebaut. Um die Protonen bei einer Energie von 820 GeV auf einer Kreisbahn zu halten sind aber wesentlich höhere Magnetfelder von bis zu 4,6 Tesla nötig. In herkömmlicher Technik würde die Aufrechterhaltung solch großer Felder beim Betrieb der Anlage enorm hohe Kosten verursachen. Deshalb besteht der Protonenring vollständig aus supraleitenden Magneten.

Eine besonders wichtige Kenngröße eines Speicherrings ist die Luminosität \mathcal{L} . Sie gibt an, wieviele Reaktionen N eines bestimmten Prozesses mit dem Wirkungsquerschnitt σ pro Sekunde erzeugt werden:

$$N = \sigma \cdot \mathcal{L}. \quad (1)$$

Bei großen Werten der Luminosität können auch Prozesse mit kleinem Wirkungsquerschnitt noch nachgewiesen werden. Der Wert der Luminosität hängt unter anderem von der Frequenz ab, mit der die Teilchenbündel an einem Wechselwirkungspunkt kollidieren. Je größer diese Frequenz ist, umso größer wird auch die Luminosität. Der Zeitabstand zwischen zwei Kollisionen wird bei HERA 96 nsec betragen. HERA ist damit der erste Speicherring, der eine solch hohe Kollisionsrate liefert und damit eine Luminosität von $\mathcal{L} = 1,5 \cdot 10^{31} \text{ cm}^{-2} \text{ sec}^{-1}$ erreicht.

Beschleunigeranlagen mit einer derart hohen Kollisionsfrequenz ($\approx 10 \text{ MHz}$) sind ein absolutes Novum in der Hochenergiephysik und stellen gänzlich neue Anforderungen an die Detektorelektronik der beteiligten Experimente. Die anfallenden Ereignisdaten müssen in großem Umfang zwischengespeichert werden (Pipelining), um die gegebene Luminosität auch wirklich nutzen zu können. In der Planung begriffene Beschleuniger² werden ähnliche Kollisionsraten erreichen und von den bei HERA gewonnenen Erfahrungen profitieren können.

Das Quadrat der Schwerpunktsenergie errechnet sich nach:

$$s = (p_e + p_p)^2. \quad (2)$$

²LHC in Genf, bzw. SSC in den USA

Mit den oben angegebenen Werten $E_e = 30 \text{ GeV}$ und $E_p = 820 \text{ GeV}$ erhält man für die Schwerpunktsenergie einen Wert von $\sqrt{s} = 314 \text{ GeV}$.

Das Quadrat des maximalen Impulsübertrags Q_{max}^2 , das mit dieser Maschine erreicht werden kann, beträgt damit $s = 98.600 \text{ GeV}^2$.

Tabelle 2 faßt einige wichtige Daten des Speicherringes zusammen (siehe auch [1]):

	Protonen	Elektronen
Injektionsenergie [GeV]	40	14
Endenergie [GeV]	820	30
Strahlstrom [mA]	163	58
Anzahl der Bündel	220	220
Teilchen/Bündel	$2,1^{13}$	$0,8^{13}$
Energieverlust/Umlauf [MeV]	$1,4^{-10}$	127
Strahlradius (H;V) [10^{-3} mm]	293 ; 95	263 ; 69
Bündellänge [cm]	15	0,83
Füllzeit [min]	20	15
Kollisionsrate	10,4 MHz	
Luminosität	$1,5 \cdot 10^{31} \text{ cm}^{-2} \text{ sec}^{-1}$	
Schwerpunktsenergie	314 GeV	
Maximaler Impulsübertrag	98.600 GeV ²	

Tabelle 2: Technische Daten des Speicherringes HERA

3 Physik bei HERA

Durch zwei Teilchenklassen³ und ihre Wechselwirkungen mittels der zugehörigen Eichbosonen werden die Phänomene in der Hochenergiephysik heute sehr gut beschrieben. Die starke Wechselwirkung zwischen den Quarks, die durch die Gluonen übertragen wird, findet eine erfolgreiche Beschreibung im Rahmen der $SU(3)_C$ Eichgruppe. Auf der anderen Seite befinden sich die Ergebnisse, gerade in jüngster Zeit durchgeführter Experimente an LEP und SLC in bemerkenswerter Übereinstimmung mit den Erwartungen der elektroschwachen Eichtheorie $SU(2)_L \times U(1)_Y$. Zusammengefaßt zu $SU(3)_C \times SU(2)_L \times U(1)_Y$ kann man vom Standardmodell für die Elementarteilchenphysik sprechen.

Die Untersuchung von Vorhersagen dieses Standardmodells ist von fundamentalem Interesse für die Physik. Insbesondere Abweichungen von diesen Vorhersagen können Hinweise auf völlig neue Phänomene geben und damit die Tür zu einem noch tieferen Verständnis der Natur öffnen. Gerade die Erschließung neuer Energiebereiche und die Verwendung neuartiger Untersuchungsmethoden haben auch in der Vergangenheit immer wieder zu neuen Erkenntnissen geführt.

Die Voraussetzungen hierfür sind bei HERA zumindest gegeben, und das Spektrum physikalischer Prozesse, die untersucht werden können, ist sehr umfangreich [6], [5]. Dieses Kapitel stellt einige ausgewählte Aspekte der an HERA möglichen Untersuchungen dar. Bei dieser Auswahl handelt es sich speziell um Prozesse bei denen das Myonsystem eine wichtige Rolle spielt.

3.1 Die Lepton-Nukleon Streuung

Als Elektron - Proton Speicherring ist HERA zur Vermessung der Lepton-Nukleon Streuung geradezu prädestiniert. Hierbei strahlt das einlaufende Elektron ein Boson ab, welches dann mit einem Quark des Protons wechselwirkt. In Abhängigkeit der Art des ausgetauschten Teilchens unterscheidet man zwei Arten der Reaktion:

1. Wechselwirkung durch den *neutralen* Strom (NC):
Hierbei bleibt das Elektron nach der Streuung erhalten. Die Wechselwirkung mit dem Proton findet durch ein neutrales Teilchen, das γ oder Z^0 , statt.
2. Wechselwirkung durch den *geladenen* Strom (CC):
Abhängig von der Ladung des einlaufenden Elektrons, findet die Wechselwirkung über Austausch eines geladenen W-Bosons, W^+ oder W^- , statt. Das Elektron geht bei diesem Prozess in seinen neutralen Partner, das Neutrino, über.

Beide Prozesse dieser Leptonproduktion $e + p \rightarrow l + X$ sind in Abb. 2 dargestellt. Im ersten Fall (Abb.2a) wird das Elektron unter dem Winkel Θ gestreut. Danach verläßt es die Reaktion mit der Energie E' . Das entstandene γ bzw. Z^0 wechselwirkt dann mit einem Quark des Protons. Bei großen Impulsüberträgen q wird das Proton dabei zerstört. Das an der Reaktion beteiligte Quark wird herausgeschlagen und fragmentiert in Hadronen. Je nach Energie des primären Quarks sind diese relativ eng gebündelt und man spricht von einem Jet⁴. Auch die verbleibenden zwei Quarks fragmentieren zu Hadronen und

³Quarks und Leptonen

⁴Targetjet




Abbildung 2: Die Elektron-Proton Streuung

formen ebenfalls einen Jet⁵. Aufgrund des geringen Transversalimpulses bildet sich dieser aber vornehmlich in Richtung des einlaufenden Protons aus.

Abb.2b beschreibt die Wechselwirkung des geladenen Stroms. Das Elektron geht unter Aussendung eines W-Bosons in seinen neutralen Partner, das Neutrino, über. Dieses bewegt sich dann mit der Energie E' unter dem Winkel Θ weiter. Das Boson tritt mit einem Quark des Protons in Wechselwirkung. Je nach Polarität des W-Bosons wird ein u-Quark in ein d-Quark überführt oder umgekehrt. Das weitere Schicksal des Protons ist ähnlich wie im Fall 2b.

Zur mathematischen Beschreibung dieses Prozesses bedient man sich folgender Größen:

M	Nukleonmasse
Θ	Streuwinkel des Leptons im Laborsystem
$q = k - k'$	Viererimpuls-Übertrag
$Q^2 = -q^2$	Quadrat des Viererimpuls-Übertrages
$\nu = \frac{pq}{M}$	Energieübertrag im Laborsystem
$x = \frac{Q^2}{2M\nu}$	Bjorkens SkalenvARIABLE
$y = \frac{\nu}{E}$	Energieübertrag/maximaler Energieübertrag

Mit diesen Größen läßt sich der Wirkungsquerschnitt für Prozesse des neutralen Stromes in der niedrigsten Ordnung der elektroschwachen Theorie folgendermaßen schreiben [2],[3]:

$$\frac{d^2\sigma_{(NC)}^{e\bar{p}}}{dx dQ^2} = \frac{4\pi\alpha^2}{xQ^4} \left\{ y^2 x F_1(x, Q^2) + (1-y) F_2(x, Q^2) \pm \left(y - \frac{y^2}{2}\right) x F_3(x, Q^2) \right\} \quad (3)$$

Hierbei sind F_1 , F_2 und F_3 die Strukturfunktionen des Protons. Im Standardmodell der elektroschwachen Wechselwirkung werden Vorhersagen über diese Strukturfunktionen gemacht. Die bisherige Überprüfung dieser Vorhersagen erstreckt sich auf den Bereich $Q^2 < 300 \text{ GeV}^2$. Mit HERA wird es möglich sein, diesen Bereich auf $Q^2 \cong 40000 \text{ GeV}^2$ auszudehnen. Hiermit wird ein wichtiger Beitrag zur Überprüfung des Standardmodells

⁵Stromjet

geleistet. Die Größe des Wirkungsquerschnittes, und damit zusammenhängend die Höhe der Ereignisraten, hängt von den Werten für y und Q^2 ab. Abbildung 3 enthält eine Übersicht der bei HERA zu erwartenden Ereignisraten für verschiedene Wertebereiche ([4]).




Abbildung 3: Ereignisraten der tiefinelastischen ep Streuung

Im Detektor stellen sich diese Ereignisse wie folgt dar:

Das Lepton wird unter dem Winkel θ gestreut und mit der Energie E' (im Falle des Elektrons) nachgewiesen. Bei Reaktionen des geladenen Stroms verläßt das entstandene Neutrino den Detektor ungesehen. Das bei der Reaktion beteiligte Quark wird ebenfalls gestreut (mit entgegengesetztem Transversalimpuls) und fragmentiert in Hadronen. Diese werden im Kalorimeter dann in Form eines Jets nachgewiesen. Die beiden restlichen Quarks des Protons fragmentieren ebenfalls in Hadronen, welche aber in den meisten Fällen im Strahlrohr verbleiben und nicht nachgewiesen werden können.

Der Wirkungsquerschnitt der eP -Streuung hängt von den Größen Q^2 , x und y ab. Sie sind durch die Gleichung $Q^2 = xys$ miteinander verbunden und müssen für jedes Ereignis bestimmt werden. Hierfür bieten sich zwei verschiedene Wege an:

1. Vermessung des auslaufenden Elektrons:

Bei der neutralen Reaktion, in der das Elektron nachgewiesen wird, kann die Kinematik der Streuung durch Messung der Energie und des Streuwinkels θ des auslaufenden Elektrons bestimmt werden. Vernachlässigt man die Massen des Elektrons und Protons, dann gilt:

$$Q^2 = 4E_e E_l \sin^2 \frac{\theta_l}{2} \quad (4)$$

$$x = \frac{E_e E_l \sin^2 \frac{\theta_l}{2}}{E_P (E_e - E_l \cos^2 \frac{\theta_l}{2})} \quad (5)$$

$$y = \frac{E_e - E_l \cos^2 \frac{\theta_l}{2}}{E_e} \quad (6)$$

2. Vermessung der auslaufenden Hadronen:

Sowohl in den Fällen des geladenen als auch des neutralen Stroms, lassen sich Q^2 , x und y aus den resultierenden Hadronen bestimmen [7].

$$y = \sum_{\text{Hadronen}} \frac{E_h - p_{zh}}{2E_e} \quad (7)$$

$$Q^2 = \frac{(\sum \vec{p}_{th})^2}{(1-y)} \quad (8)$$

$$x = \frac{Q^2}{4yE_eE_P} \quad (9)$$

Mit:

p_{zh} Longitudinalimpuls des Hadrons h
 \vec{p}_{th} Transversalimpuls des Hadrons h

Es wird deutlich, daß es bei der Leptonproduktion vor allem auf eine gute Energiebestimmung sowohl der elektromagnetischen als auch der hadronischen Komponente des Endzustandes ankommt. Weiterhin ist eine ausgezeichnete Bestimmung des Energieflusses unabdingbar.

Bei allen Prozessen, bei denen hochenergetische Hadronen erzeugt werden, kann es passieren, daß deren Energie nicht vollständig im Kalorimeter absorbiert wird. Bei solchen Ereignissen kommt dem Streamerkammersystem, dem sogenannten 'Tail Catcher', die Aufgabe zu, die nicht im Kalorimeter deponierte Energie nachzuweisen. Durch den 'Tail Catcher' wird die Energieauflösung des Kalorimeters für solche Ereignisse deutlich verbessert.

3.2 Erzeugung schwerer Quarks

Im Standardmodell der elektroschwachen Wechselwirkung ($SU(2) \times U(1)$) treten Quarks und Leptonen in Form linkshändiger Dubletts und rechtshändiger Singulets auf. Die Masseneigenzustände der Quarks stimmen jedoch nicht mit den Eigenzuständen unter der schwachen Wechselwirkung überein. Eigenzustände der schwachen Wechselwirkung sind eine Mischung der Masseneigenzustände. Diese Mischung wird durch eine Cabbibo-Kobayashi-Maskawa (CKM) Matrix V ausgedrückt. Per Konvention wirkt sie nur auf Quarks mit negativer Ladung. Die Quarks mit positiver Ladung sind nicht gemischt.

$$\begin{pmatrix} d' \\ s' \\ b' \end{pmatrix} = \begin{pmatrix} V_{ud} & V_{us} & V_{ub} \\ V_{cd} & V_{cs} & V_{cb} \\ V_{td} & V_{ts} & V_{tb} \end{pmatrix} \cdot \begin{pmatrix} d \\ s \\ b \end{pmatrix}$$

Durch die Untersuchung schwacher Zerfälle der Quarks können die verschiedenen Elemente dieser Matrix prinzipiell bestimmt werden. Hiervon ausgenommen sind die Elemente, die das top-Quark betreffen, da dieses bis heute noch nicht gefunden wurde. Ein Weg zur Bestimmung dieser Elemente wird durch die $B^0 - \bar{B}^0$ Mischung eröffnet.

In den letzten Jahren wurde an den beiden Experimenten ARGUS und CLEO ([8, 9]) beobachtet, daß auf dem Gebiet der $B^0 - \bar{B}^0$ - Physik, ähnlich wie auf dem $K^0 - \bar{K}^0$ Sektor, Übergänge (Oszillationen) stattfinden. Man vermutet, daß diese Übergänge aus sogenannten "BOX" Diagrammen (siehe Abb.4) resultieren. Dabei treten virtuelle $t\bar{t}$ Paare auf. Die Vermessung der Oszillationen läßt Rückschlüsse auf Eigenschaften der beteiligten top-Quarks zu.




Abbildung 4: Diagramme zur $B^0 - \bar{B}^0$ -Mischung

Um Prozesse mit schweren⁶ Quarks Q zu untersuchen, müssen diese zuerst einmal erzeugt werden. Im Quark-Parton Modell kann dies über den geladenen Strom geschehen. Je nach Wahl des Anfangszustands ergeben sich zwei Möglichkeiten zur Erzeugung:

$$e^- + u \xrightarrow{W^-} \nu_e + Q_{(-1/3)} \tag{10}$$

$$e^+ + d \xrightarrow{W^+} \nu_e + Q_{(+2/3)} \tag{11}$$

Im ersten Fall reagiert das W^- mit einem u-Quark des Protons. Dabei wird dieses vernichtet und es entsteht ein Quark mit der Ladung $-1/3$. Entsprechend wird bei der

⁶c, b, t Quarks

zweiten Reaktion durch die Wechselwirkung des W^+ Bosons mit dem d-Quark ein neues Quark mit positiver Ladung erzeugt.

Der Wirkungsquerschnitt für die Erzeugung des Quarks Q läßt sich wie folgt abschätzen: Mit σ_q als Querschnitt für die tiefinelastische Streuung an einem Quark q des Protons erhält man durch Multiplikation mit dem Quadrat des entsprechenden Elements der CKM-Matrix V_{Qq}^2 den Querschnitt zur Erzeugung des Quarks Q .

Betrachtet man die folgenden Elemente der CKM-Matrix,

$$\begin{aligned} V_{ub} &\sim 0.01 \\ V_{dt} &\sim 0.02 \\ V_{cd} &\sim 0.97 \\ V_{ud} &\sim 0.22 \end{aligned}$$

dann erkennt man, daß die Erzeugung eines b (t) Quarks gegenüber der Erzeugung des d (u) Quarks um etwa vier Größenordnungen unterdrückt ist. Allein der Prozess $eP \rightarrow \nu_e c X$ bietet mit $\sigma \sim 4pb$ (⁷) einen meßbaren Querschnitt.

Absolut dominiert wird die c- und die b-Quark Erzeugung jedoch durch den Prozess der Photon - Gluon Fusion. Hierbei strahlen das einlaufende Elektron durch Bremsstrahlung ein Photon, und ein Quark des einlaufenden Protons durch Gluonbremsstrahlung, ein Gluon ab. Durch diese beiden Teilchen kann dann wiederum ein Quark-Antiquark Paar erzeugt werden. Abbildung 5 zeigt den Feynman Graph für diesen Prozess.




Abbildung 5: Feynman Graph zur Erzeugung eines $q\bar{q}$ Paares

⁷bei $m_e = 1,5 \text{ GeV}$

Der Wirkungsquerschnitt für die Erzeugung von $b\bar{b}$ bzw. $c\bar{c}$ Paaren durch die $\gamma\gamma$ -Fusion beträgt im Bereich $0 < Q^2 < 100 \text{ GeV}^2$ etwa:

$$\begin{aligned}\sigma_{b\bar{b}} &\sim 4,2 \mu\text{b} \\ \sigma_{c\bar{c}} &\sim 350 \mu\text{b}\end{aligned}$$

Beide Prozesse haben wir anhand von Simulationsrechnungen untersucht. Hierzu wurden zunächst mit dem Programm HFLGEN (V1.0) [10] die Ereignisse generiert. Anschließend wurde mit einem weiteren Programm (DESI)[11] simuliert, welche Signatur diese Ereignisse im H1-Detektor hinterlassen. Ziel der Rechnungen war die Entwicklung einer Strategie zur Identifizierung von $b\bar{b}$ Ereignissen. Dem Myonsystem kommt bei dieser Aufgabe eine ganz zentrale Rolle zu. Da beim Zerfall der b -Quarks zu einem großen Teil Myonen erzeugt werden, kann man eben anhand dieser Myonen Rückschlüsse auf die ursprünglichen Quarks ziehen.

Die gesamte pro Ereignis im Detektor deponierte Energie ist in Abb. 6a aufgetragen. Der mittlere Wert beträgt etwa 100 GeV . Hierbei ist jedoch zu berücksichtigen, daß ein großer Teil dieser Energie sehr stark in Richtung des einlaufenden Protons 'geboostet' ist. In extremer Vorwärtsrichtung $1^\circ < \theta < 5^\circ$ ist eine gute Energiebestimmung aber schwierig, da hier zum einen mit einer großen Belastung durch den Strahluntergrund zu rechnen ist. Andererseits befindet sich hier das spezielle Vorwärtskalorimeter, das im Vergleich zum Flüssig-Argon Kalorimeter über eine sehr reduzierte Energieauflösung verfügt. Blendet man diesen Winkelbereich aus (Abb. 6b), verbleibt im Mittel nur noch eine Energie von etwa 40 GeV , die ins Kalorimeter gelangt. Damit wird es sehr schwierig, auf $b\bar{b}$ Ereignisse allein aufgrund ihrer deponierten Energie zu triggern.




Abbildung 6: Im Kalorimeter deponierte Energie

Bei der Separierung von $b\bar{b}$ Ereignissen können die bei dem Prozess entstehenden Myonen helfen. Die erzeugten b -Quarks zerfallen hauptsächlich gemäß⁸:

$$b \rightarrow W^- c \quad (12)$$

⁸ β -Zerfall

bzw.

$$\bar{b} \rightarrow W^+ \bar{c} \quad (13)$$

Das hierbei auftretende virtuelle W-Boson zerfällt seinerseits wieder mit einer Wahrscheinlichkeit von ca. $12_{-6}^{+7}\%$ in ein Myon und das entsprechende Neutrino. Eine weitere Myonquelle besteht im Zerfall des c-Quarks. Analog gilt auch hier wieder:

$$c \rightarrow W^+ s \quad (14)$$

bzw.

$$\bar{c} \rightarrow W^- \bar{s} \quad (15)$$

Bei einem $b\bar{b}$ Ereignis können also bis zu vier Myonen auftreten.

Tabelle 3 faßt zusammen, wieviele Myonen pro Ereignis generiert wurden, wobei die totale Anzahl generierter Ereignisse 1313 betrug.

Myonen pro Ereignis	Anzahl
0	779
1	440
2	85
3	9
4	0

Tabelle 3: Anzahl generierter Myonen

In 534 Ereignissen (40,7 %) wird also mindestens ein Myon erzeugt. Abb. 7 zeigt die Winkelverteilung dieser Myonen.




Abbildung 7: Winkelverteilung der generierten Myonen

Nicht jedes Myon wird als solches aber auch erkannt. Abhängig von seiner Richtung muß es eine gewisse Mindestenergie besitzen, um das Myonsystem zu erreichen. In Protonrichtung muß es vorher zum Beispiel weit mehr Materie durchqueren als in Rückwärtsrichtung. Trägt man diesem Effekt Rechnung, so erhält man die in Tabelle 4 aufgelisteten Ergebnisse:

Myonen pro Ereignis	Anzahl
1	219
2	18
3	1

Tabelle 4: Anzahl der nachgewiesenen Myonen

Von den insgesamt 258 nachweisbaren Myonen wiederum, stammen 185 aus direkten b-Zerfällen. Die restlichen 73 Myonen resultieren aus nachfolgenden c-Zerfällen. Abbildung 8 zeigt die Winkelverteilung aller nachweisbaren Myonen:





Abbildung 8: Winkelverteilung der nachgewiesenen Myonen

Um z.B. nach Oszillationen zu suchen, müssen die Myonen aus dem b-Zerfall identifiziert werden. Aufgrund der Tatsache, daß das b-Quark weit schwerer ist als das c-Quark, treten bei Myonen aus dem b-Zerfall größere Transversalimpulse auf (Abb.9).

Etwa 12 % der Myonen aus direkten b-Zerfällen besitzen eine Transversalenergie E_t , die größer ist als 3 GeV. Demgegenüber erfüllen nur 0,9 % der aus c-Zerfällen resultierenden Myonen dieses Kriterium.

Abbildung 9: Transversalimpuls der Myonen aus $b\bar{b}$ Ereignissen

Da bei Ereignissen mit zwei Myonen aus b-Zerfällen im Endzustand auch der Winkel zwischen diesen beiden größer ist als bei anderen Kombinationen, ist eine weitere Größe hilfreich, in Analogie zum Zwei-Körper-Zerfall 'Transversale' Masse genannt:

$$M_t = 2E_{t\mu_1}E_{t\mu_2}(1 - \cos \theta) \quad (16)$$

Fordert man hier $M_t > 3 \text{ GeV}$, so behält man im Rahmen der untersuchten Ereignisse nur Myon-Paare, bei denen beide Myonen aus b-Zerfällen stammen.

Die gleichen Untersuchungen wurden ebenso auf $c\bar{c}$ Ereignisse angewendet, um zu überprüfen, ob sie sich von den $b\bar{b}$ Ereignissen separieren lassen. Die zusammengefaßten Ergebnisse sollen hier in Form einer Tabelle wiedergegeben werden:

	$b\bar{b}$	$c\bar{c}$
Ereignisse/Jahr	$0,4 \cdot 10^6$	$0,35 \cdot 10^8$
Ereignisse mit Myonen	72.500	$1,4 \cdot 10^6$
Myonen/Ereignis		
1	66.700	$1,4 \cdot 10^6$
2	5.500	/
3	300	/
Myonen im Winkelbereich		
$1^\circ < \theta < 30^\circ$	37,2 %	59,3 %
$30^\circ < \theta < 130^\circ$	22,4 %	3,4 %
$130^\circ < \theta < 176^\circ$	38,4 %	37,3 %
$E_{t\mu} > 3 \text{ GeV}$		
aus b-Zerfall	11.790 (15 %)	/
aus c-Zerfall	786 (1 %)	24.500 (0,07 %)

Tabelle 5: Zusammenfassung der Ergebnisse

Aus dieser Tabelle ist zu entnehmen, daß schon allein die Forderung, mehr als ein Myon in einem Ereignis zu finden, ein gutes Kriterium für die Selektion von $b\bar{b}$ Ereignissen ist. Ein Anteil von 76 % dieser Myonen erreicht den Detektor entweder in Vorwärts- oder in Rückwärtsrichtung. Eine Separierung der Myonen aus b-Zerfällen ist aufgrund der größeren Transversalimpulse möglich. Damit wird klar, daß dem Myonsystem bei

der Untersuchung dieser Prozesse eine ganz zentrale Aufgabe zukommt. Eine gute Identifizierung und Vermessung von Myonen wird bei Untersuchung der interessanten Physik der schweren Quarks unabdingbar sein. Wünschenswert wäre weiterhin eine möglichst frühe Information aus dem Myonsystem, um diese schon bei der Erzeugung des Triggersignals verwerten zu können.

3.3 Leptoquarks

Im Rahmen des Standardmodells gehören die verschiedenen bekannten Teilchen getrennten Familien an. Sie sind streng in den Lepton- und den Quarksektor getrennt. Zustände mit Quantenzahlen beider Familien sind bisher nicht beobachtet worden, obwohl einige Modelle die Existenz solcher Leptoquarks voraussagen ([17] ...,[27]). Als Elektron - Proton Beschleuniger gehört HERA zu den Instrumenten, die am besten geeignet sind, nach solchen Teilchen zu suchen. Solange die zugehörigen Kopplungskonstanten nicht zu klein sind, existiert die Möglichkeit, aus der direkten Streuung des Elektrons an einem Valenzquark des Protons derartige Zustände zu erzeugen ([19], [25], [21]). Diese bestehen dann aus einem leichten Quark (u, d) und dem Elektron. Diese Art der Erzeugung ist in Abbildung 10 dargestellt:




Abbildung 10: Erzeugung eines (eu)-artigen Leptoquarks

Leptoquarks, die aus schweren Quarks (b, t) bestehen, können hingegen nicht direkt erzeugt werden. Hierzu muß zunächst ein Gluon vom Proton abgestrahlt werden, welches sich dann in $b\bar{b}$ oder $t\bar{t}$ Paare aufspaltet (Abb.11).




Abbildung 11: Erzeugung eines (eb, et)-artigen Leptoquarks

Unabhängig von speziellen Modellen haben wir versucht, Nachweisgrenzen für die Entdeckung dieses Prozesses mit H1 an HERA zu finden [28]). Dabei wurden die Kopplungen so gewählt, daß sie invariant unter $SU(3)_C \times SU(2)_L \times U(1)_Y$ Transformationen im Standardmodell sind.

Folgende Leptoquarks können in eb bzw. et Wechselwirkungen erzeugt werden:

Spin 0	Spin 1
$S_0[-\frac{1}{3}, 3, 2]$	$V_0[-\frac{2}{3}, \bar{3}, 0]$
$\tilde{S}_0[+\frac{1}{3}, 3, 2]$	$\tilde{V}_0[-\frac{5}{3}, \bar{3}, 0]$
$S_{\frac{1}{2}}[-\frac{2}{3}, \bar{3}, 0]$	$V_{\frac{1}{2}}[-\frac{1}{3}, 3, 2]$
$\tilde{S}_{\frac{1}{2}}[+\frac{1}{3}, \bar{3}, 0]$	$\tilde{V}_{\frac{1}{2}}[+\frac{2}{3}, 3, 2]$
$S_1[+\frac{2}{3}, 3, 2]$	$V_1[+\frac{1}{3}, \bar{3}, 0]$

Der Index gibt jeweils den schwachen Isospin an. In den eckigen Klammern sind die Eigenschaften der Leptoquarks angeführt: [maximale elektrische Ladung, Farbladung, Fermion Zahl].

Für vier dieser Fälle haben wir stellvertretend den Wirkungsquerschnitt berechnet (Abb.12). Dabei wurde die unbekannte Kopplungskonstante λ herausdividiert.




Abbildung 12: Wirkungsquerschnitt zur Erzeugung (eb, et)-artiger Leptoquarks bei HERA

Die partiellen Zerfallsbreiten Γ der einzelnen Kanäle lassen sich aus den folgenden Gleichungen berechnen:

$$\Gamma(S \rightarrow lq) = \frac{\lambda^2}{16\pi} \cdot \frac{(m_S^2 - m_q^2)^2}{m_S^3} \quad (17)$$

$$\Gamma(V \rightarrow lq) = \frac{\lambda^2}{16\pi} \cdot \frac{(m_V^2 - m_q^2)^2}{m_V^3} \cdot \frac{2m_V^2 + m_q^2}{3m_V^2} \quad (18)$$

Für Kopplungen in der Größenordnung von $\lambda^2/16\pi = 10^{-2}$ ergibt sich damit bei Leptoquarkmassen von $\sim 150 \text{ GeV}$ eine typische Breite von $\sim 1 \text{ GeV}$.

Solange das Top-Quark leichter ist als das Leptoquark, erwartet man für den Zerfall eines Leptoquarks je nach Kanal verschiedene Signaturen:

- $LQ \rightarrow eb$:
1 Jet und 1 Elektronschauer
- $LQ \rightarrow \nu b$:
1 Jet und fehlende Energie bzw. fehlender Transversalimpuls
- $LQ \rightarrow et$:
3 Jets und 1 Elektronschauer
- $LQ \rightarrow \nu t$:
3 Jets und fehlende Energie bzw. fehlender Transversalimpuls

Um die Nachweisgrenzen der Erzeugung dieser Leptoquarks konkret zu untersuchen, wurden wieder Simulationsrechnungen für die beiden folgenden Prozesse durchgeführt:

$$e^- + P \rightarrow \tilde{S}_{1/2} + b + X$$

$$e^- + P \rightarrow S_{1/2} + t + X$$

Die Erzeugung der Ereignisse auf der Parton - Ebene geschah durch Faltung des "harten" Querschnittes⁹ mit der Gluon Strukturfunktion nach Duke Owens¹⁰ [29]. Die Fragmentierung in Hadronen wurde mit dem Simulationsprogramm JETSET 6.3 [30] durchgeführt. Letztlich wurden Detektoreffekte wieder mit dem Programm DESI[11] nachgebildet.

Zur Rekonstruktion der Ereignisse im Anschluß an die Simulation benutzten wir die modifizierte Version eines Cluster Algorithmus zur Jet-Erkennung, der schon bei PETRA verwendet wurde [31]. Bei den Rechnungen haben wir bei verschiedenen top-Quark Massen (60, 80, 100 GeV) eine Leptoquark-Masse von 150 GeV gewählt.

Die Strategie zur Rekonstruktion der Leptoquarks aus den simulierten Ereignissen wurde in Abhängigkeit des Typs (*et* oder *eb*) variiert.

1. *et*-artige Leptoquarks:

Die minimale, im Kalorimeter deponierte Energie E_{Kal} , muß größer sein als 200 GeV. Das aus dem Elektron rekonstruierte x muß größer als 0,01 sein, und der gesamte Transversalimpuls der Hadronen (p_t^{Had}) in einem Ereignis darf einen Wert von 25 GeV nicht unterschreiten. Letztlich wird gefordert, daß das Quadrat des Impulsübertrages Q^2 mindestens 1000 GeV² betragen muß. Die t-Quarks können im Prinzip aus ihren Zerfallsprodukten rekonstruiert werden. Beschränkt man sich auf die rein hadronischen Zerfälle, so entstehen drei Jets aus einem t-Quark. Damit werden für das komplette Ereignis insgesamt sechs Jets erwartet. Aus diesen müssen die ursprünglichen Top-Quarks rekonstruiert werden. Es werden die invarianten Massen aller möglichen Kombinationen aus je drei Jets gebildet. Aus allen Möglichkeiten die richtige Kombination zu erkennen, ist sehr schwierig. Geht man aber davon aus, daß die Masse des top-Quarks zum Zeitpunkt der Analyse schon bekannt ist, dann kann man sich auf die beiden Kombinationen beschränken, deren invariante Massen im Bereich dieser top-Quark Masse liegen. Letztlich muß dann die invariante Masse der so rekonstruierten t-Jets mit dem Elektron gebildet werden. Ein Schnitt auf den Winkel zwischen Elektron und t-Jet ($\theta_{e,Jet} \geq 40^\circ, 30^\circ, 20^\circ$ bei $m_t = 60, 80, 100$ GeV)

⁹ $e + Gluon$

¹⁰Satz 1

hilft, falsche Kombinationen zu vermeiden. In den Fällen, in denen beide t -Jets das Kriterium erfüllen, wird jene Kombination gewählt, welche die größere Masse liefert. Auf diese Art können 30 % der Leptoquarks wiedergefunden werden. Das Resultat ist in Abbildung 13 dargestellt.

2. eb -artige Leptoquarks:

Hier ist das Auffinden der Leptoquarks weniger aufwendig. Die globalen Schnitte sind ähnlich wie im Fall 1: $E_{Kal} \geq 160 \text{ GeV}$, $Q^2 \geq 1000 \text{ GeV}^2$, $p_t^{Had} \geq 25 \text{ GeV}$ und $x \geq 0,1$. Nachdem die b -Jets rekonstruiert sind, hilft ein Schnitt auf die Rapidität $\eta \leq 1$ die Targetjets auszusondern. In Fällen mit zwei verbleibenden Jets, wird auch hier wieder diejenige Massenkombination mit der niedrigeren Masse verworfen. Bei dieser Analyse werden ca. 25 % der Ereignisse wiedergefunden.




Abbildung 13: Massenverteilungen der rekonstruierten Leptoquarks

Bei den beiden oben angeführten Analysen kann das Myon-System im H1 Detektor helfen. Im 'Tail Catcher' kann die aus dem Flüssig-Argon Kalorimeter entweichende Energie nachgewiesen werden. Dadurch wird die Vermessung der primären Jet Energien für solche Ereignisse deutlich verbessert.

Zur Bestimmung des Untergrundes durch Ereignisse des neutralen Stroms haben wir einerseits wieder das Simulationsprogramm LEPTO52 [15] verwendet. Andererseits wurden mit HFLGEN 1.3 [10] Ereignisse der Photon-Gluon Fusion generiert.

Im Falle der Erzeugung von et -artigen Leptoquarks, führen die zwei genannten Bedingungen $Q^2 \geq 1000 \text{ GeV}^2$ und $N_{Jet} \geq 6$ zu einer Unterdrückung des Untergrundes auf einen Wert von $\sim 0,5 - 0,3 \text{ nb}$. Das entspricht einer Rate von 0,1 Ereignis bei einer integrierten Luminosität von $\mathcal{L} = 200 \text{ pb}^{-1}$.

Die anhand dieser Analyse erreichbaren Nachweisgrenzen sind für $m_t = 60 \text{ GeV}$ in Abb.14 aufgetragen. Da auch bei größeren top-Quark Massen die Analyse gleich effektiv bleibt, skalieren diese Grenzen mit größer werdender top-Masse letztendlich nur mit dem Wirkungsquerschnitt für die Erzeugung der Leptoquarks. Das heißt, daß mit $m_t = 80 (100) \text{ GeV}$ der Querschnitt, der ausgeschlossen werden kann, um etwa eine (bzw. zwei) Größenordnungen kleiner ist.

In den hier verwendeten Rechnungen wurde die zugehörige Kopplungskonstante $\lambda^2/4\pi$ herausdividiert. Mit den Ergebnissen aus Abb.14 läßt sich nun umrechnen, bis zu welchen




Abbildung 14: Nachweisgrenzen für Leptoquarks (90 % CL.)

Werten dieser Kopplungskonstante der Prozess bei HERA noch nachweisbar ist. Das ist in Abb.15 geschehen, und man erkennt, daß im Falle nicht zu großer Leptoquarkmassen, Kopplungskonstanten ausgeschlossen werden können, die kleiner sind als die der elektromagnetischen Wechselwirkung α_{elm} .




Abbildung 15: Grenzen für die Yukawa Kopplungskonstante $\lambda^2/4\pi$ bei HERA

3.4 Der Prozess $ep \rightarrow \gamma ep$

Um Aussagen über absolute gemessene Wirkungsquerschnitte machen zu können, ist die Bestimmung der Luminosität \mathcal{L} essentiell. Da \mathcal{L} bei H1 über die Reaktion $ep \rightarrow \gamma ep$ (Abbildung 16) bestimmt wird, soll dieser Prozess hier behandelt werden [32].

Bei diesem Prozess wird durch Bremsstrahlung vom Elektron ein Photon abgestrahlt. Sowohl das Elektron, als auch das Photon können nach der Wechselwirkung unter kleinen Winkeln θ nachgewiesen werden. Hierbei $m/9$ die Summe der Energien von Elektron und Photon, $E_\gamma + E_e$, der Energie des ursprünglichen Elektrons E_e^0 entsprechen. Anhand

dieser Eigenschaften lassen sich Ereignisse dieses Typs identifizieren. Da der Wirkungsquerschnitt für den Prozess σ_{tot} recht groß ist und genügend genau berechnet werden kann, eignet sich diese Reaktion sehr gut zur Bestimmung der Luminosität.

Der Nachweis von Ereignissen aus der Elektron-Bremsstrahlung erfolgt mittels eines speziellen Nachweissystems. Dieses System besteht aus einem Cherenkov-Detektor für das auslaufende Elektron (ET) und einem anderen Cherenkov-Detektor, der zum Nachweis des Photons dient (PD). Diese beiden Detektoren befinden sich ca. 35 m (ET), bzw. 100 m (PD) hinter dem Wechselwirkungspunkt in Elektronrichtung (Abbildung 17). Das System wird durch einen VETO-Zähler (VC) vervollständigt.

Zur Untersuchung dieses Systems wurden umfangreiche Simulationsrechnungen durchgeführt. Zunächst wurden Ereignisse mit Hilfe des Generators LGENER1.1 erzeugt. Anschließend erfolgte dann die Simulation des Detektorsystems mit dem Programm H1SIM. Dabei wurden die in Tabelle 6 aufgelisteten Parameter gewählt:

Parameter	ET	PD
$p[GeV]$	6 - 24	0,1 - 30
$\theta[mrad]$	0 - 4	0 - 0,45
geom. Akzeptanz	0,4	0,987
Efficiency	1	1
Energieauflösung	$1 + 10/\sqrt{E(GeV)}$	$1 + 10/\sqrt{E(GeV)}$

Tabelle 6: Simulationsparameter

An die simulierten Ereignisse wurden die folgenden Triggerbedingungen gestellt:

- $ET \oplus PD \oplus \overline{VC}$
- $4 \leq E_{e,\gamma} \leq 27 GeV$
- $E_e + E_\gamma = 30 \pm 1,5 GeV$
- Je ein 'cluster' in ET und PD

Mit diesen Schnitten ergibt sich eine Ereignisrate von 40 kHz bei einer Luminosität von $\mathcal{L} = 1,5 \times 10^{31} cm^{-2}s^{-1}$ [33].

Besonders zwei Quellen können zu systematischen Meßfehlern führen. Zum einen sind das Wechselwirkungen der Elektronen mit Restgasmolekülen, und zum anderen zufällige Koinzidenzen zwischen ET und PD. Die Triggerrate aus Restgaswechselwirkungen wurde durch Rechnungen zu $R_B \sim 0,9 kHz/pbar$ bestimmt. Auf diesen Effekt kann aber korrigiert werden. Da ein gewisser Anteil der 'Teilchenpakete' leer ist, kann man diese Rate direkt messen, indem man die Zählrate anhand dieser leeren 'Bunches' bestimmt. Der Untergrund aus den zufälligen Koinzidenzen ($\sim 10 kHz$) wird durch die Bedingung $E_e + E_\gamma = 30 \pm 1,5 GeV$ ganz drastisch unterdrückt.

Zur absoluten Luminositätsbestimmung ist es letztlich noch erforderlich, daß der Winkel zwischen Elektronenstrahl und Protonstrahl θ_{ep} kleiner ist als 0,4 mrad. Erwartet wird ein Wert von $\theta_{ep} \sim 0,1 mrad$.




Abbildung 16: Feynman Graph für den Prozess $ep \rightarrow \gamma ep$




Abbildung 17: Detektoren zum Nachweis von $ep \rightarrow \gamma ep$ Ereignissen

3.5 Der Prozess $ep \rightarrow ep\mu\mu$

Im vorherigen Kapitel wurde bereits eine Methode zur Bestimmung der Luminosität vorgestellt. Mit Hilfe des Myonsystems ist es möglich die Luminosität über einen alternativen Prozess zu bestimmen.

Dabei handelt es sich um die Erzeugung von Myon-Paaren aus der zwei-Photon Physik. Sowohl das Elektron, als auch das Proton können durch Bremsstrahlung jeweils ein γ abstrahlen. Diese Photonen sind dann ihrerseits in der Lage sich zu einem Myon-Paar zu vernichten. Der Feynman Graph für diesen Prozess ist in Abbildung 18 dargestellt.




Abbildung 18: Feynman Graph für den Prozess $ep \rightarrow ep\mu\mu$

Um die Luminosität über diesen Prozess zu bestimmen, müssen die beiden folgenden Bedingungen erfüllt sein:

1. Der Wirkungsquerschnitt muß genügend genau berechnet werden können.
2. Die Zählrate, mit der diese Ereignisse nachgewiesen werden können, muß genügend groß sein, damit die Luminosität hinreichend genau bestimmt werden kann.

Der Wirkungsquerschnitt $\sigma_{\mu\mu}$ für den Prozess $ep \rightarrow ep\mu\mu$ kann durch einen Ausdruck der folgenden Form bestimmt werden:

$$\sigma_{\mu\mu} = \sum_{i=1}^6 L_i \sigma_i. \quad (19)$$

Für den Fall, daß das Quadrat des Viererimpulsübertrag durch das Photon des Protons genügend klein wird, ($q_p^2 \rightarrow 0$) vereinfacht sich dieser Ausdruck zu:

$$\sigma_{\mu\mu} = \Gamma_t(Q^2, E') \cdot f_{\gamma/p}(E'_p) \cdot \sigma_t + \Gamma_l(Q^2, E') \cdot f_{\gamma/p}(E'_p) \cdot \sigma_l. \quad (20)$$

Hierbei steht Γ für den Photonfluß der transversal, bzw. longitudinal polarisierten Photonen des Elektrons, und σ für den entsprechenden 'harten' Wirkungsquerschnitt $\sigma_{\gamma\gamma \rightarrow \mu\mu}$. $f_{\gamma/p}$ beschreibt den Fluß der Photonen vom Proton.

Der longitudinale Anteil kann für kleine q_e^2 zu Null gesetzt werden (Γ_l), da für den zugehörigen Wirkungsquerschnitt σ_l gilt: $\sigma_l \sim q_e^2$. Damit kann der Prozess $ep \rightarrow ep\mu\mu$ in der Näherung $q_p^2 \rightarrow 0$, $q_e^2 \rightarrow 0$ durch den folgenden Wirkungsquerschnitt beschrieben werden:

$$\sigma_{\mu\mu} = \Gamma_t(Q^2, E') \cdot f_{\gamma/p}(E'_p) \cdot \sigma_t. \quad (21)$$

Der differentielle Wirkungsquerschnitt für den gesamten Prozess berechnet sich dann nach:

$$\frac{d\sigma}{dq^2 dy d\hat{t} dz d\phi} = \Gamma_t f_{\gamma p}(z) \frac{d\sigma}{d\hat{t} d\phi} \quad (22)$$

Hierbei bedeuten q und y die üblichen kinematischen Variablen, z - der Impulsanteil des Photons γ_p am Protonimpuls, \hat{t} - Energie des $\gamma\gamma$ Vertex, und $f_{\gamma p}$ ist der Photonenfluß des Protons. Er wurde ausgehend von einem Ansatz von Budnev et al. ([34]) berechnet. Dieser Fluß $f_{\gamma p}(z)$ ist in Abbildung 19 aufgetragen.




Abbildung 19: Das Photon-Spektrum des Protons

Dieser Wirkungsquerschnitt wurde verwendet, um anhand von Simulationsrechnungen zu untersuchen, wie gut sich dieser Prozess zur Bestimmung der Luminosität eignet. Bei der Generierung der Ereignisse wurden die folgenden Schnitte angewendet:

- $0^\circ \leq \theta_e \leq 10^\circ$
- $0^\circ \leq \theta_p \leq 3^\circ$
- $p_t^H \geq 0,1 \text{ GeV}$

Mit diesen Schnitten ergibt sich für den elastischen Wirkungsquerschnitt σ_{el} ein Wert von: $\sigma_{el} = 416 \text{ pb}$ ¹¹.

¹¹ $\sigma_{tot} \sim 2 \times \sigma_{el}$

Anhand dieser generierten Ereignisse kann abgeschätzt werden mit welcher Wahrscheinlichkeit die Myonen aus diesem Prozess im Myonsystem identifiziert werden können. Einmal benötigen Myonen eine gewisse Mindestenergie, um überhaupt das Myonsystem zu erreichen, und zum anderen wird nicht der komplette Winkelbereich θ vom Myonsystem überdeckt. Stellt man also an die beiden erzeugten Myonen die folgenden Bedingungen:

- $E_\mu \geq 2,5 \text{ GeV}$
- $5^\circ \leq \theta_\mu \leq 175^\circ$

so kann man mit einer Nachweiswahrscheinlichkeit von $\epsilon \sim 28 \%$ für die Identifizierung dieser Ereignisse rechnen. Darüber hinaus wurde eine detaillierte Detektorsimulation für die so generierten Ereignisse durchgeführt. Anhand dieser Simulationsrechnungen wurde untersucht, ob mit Hilfe des Streamerkammersystems auf solche Ereignisse getriggert werden kann. Da für das Verständnis der Resultate die Kenntnis des Streamerkammersystems, sowie der digitalen Ausleseelektronik erforderlich ist, werden die Ergebnisse dieser Rechnungen erst in Kapitel 7 diskutiert.

4 Der Detektor H1

Wie im vorigen Kapitel anhand von Beispielen dargestellt wurde, ist das Physikprogramm an HERA recht breit gestreut. Um diesem umfangreichen Spektrum gerecht zu werden, muß ein Detektor den folgenden Kriterien genügen:


- grosse Hermetizität, um Neutrinos oder andere nur sehr schwach mit Materie wechselwirkende Teilchen aufgrund fehlender Energie im Detektor rekonstruieren zu können.
- gute Energieflußmessung zur Vermessung von Ereignissen, die aus Reaktionen des neutralen und geladenen Stroms herrühren. Hierfür bedarf es einer möglichst feinen Granularität und Kalibrierung sowohl des elektromagnetischen als auch des hadronischen Kalorimeters.
- hochauflösende Spurkammern, um die bei den hohen Energien sehr dichten Teilchenbündel¹² noch voneinander trennen zu können.
- gute Myonidentifikation und Energiebestimmung für alle Prozesse, in denen hochenergetische Myonen auftreten.
- eine Hauptrolle an HERA spielen ohne Zweifel die Elektronen. Deshalb ist es sicherlich unabdingbar, eine optimale Energieauflösung sowie Identifizierungsmöglichkeit für Elektronen zu erreichen.

In Abbildung 20 ist der schematische Aufbau von H1 dargestellt. Im folgenden sei nun der Aufbau der einzelnen Komponenten kurz beschrieben. Diese Beschreibung beschränkt sich nur auf die wesentlichsten Merkmale der verschiedenen Komponenten. Für weitergehende Informationen wird auf die entsprechenden Literaturhinweise verwiesen ([36] ... [42]).

¹²Jets

HERA Experiment H1

Overall size: 12 x 10 x 15m
 Abmessungen: 12 x 10 x 15m
 Total weight: 2800 tons
 Gesamtgewicht: 2800 Tonnen



- | | | | |
|---|---|----|---|
| 1 | Beam pipe and beam magnets
<i>Strahlrohr und Strahlmagnete</i> | 9 | Muon chambers
<i>Myon-Kammern</i> |
| 2 | Central tracking chambers
<i>Zentrale Spurenkammern</i> | 10 | Instrumented Iron (iron slabs
+ streamer tube detectors)
<i>Instrumentiertes Eisen (Eisenplatten +
Streamerröhren-Detektoren)</i> |
| 3 | Forward tracking chambers and Transition radiators
<i>Vorwärtsspurenkammern und Übergangsstrahlungsmodul</i> | 11 | Muon toroid magnet
<i>Myon-Toroid-Magnet</i> |
| 4 | Electromagnetic Calorimeter (lead)
<i>Elektromagnetisches Kalorimeter (Blei)</i> | 12 | Warm electromagnetic calorimeter
<i>warmes elektromagnetisches Kalorimeter</i> |
| 5 | Hadronic Calorimeter (stainless steel)
<i>Hadronisches Kalorimeter (Edelstahl)</i> | 13 | Plug calorimeter (Cu, Si)
<i>Vorwärts-Kalorimeter</i> |
| 6 | Superconducting coil (1.2 T)
<i>Supraleitende Spule (1,2 T)</i> | 14 | Concrete shielding
<i>Betonabschirmung</i> |
| 7 | Compensating magnet
<i>Kompensationsmagnet</i> | 15 | Liquid Argon cryostat
<i>Flüssig Argon Kryostat</i> |
| 8 | Helium cryogenics
<i>Helium Kälteanlage</i> | | |
- Liquid Argon
Flüssig Argon

Abbildung 20: Der H1 Detektor

4.1 Die Spurkammern

Die Spurkammern dienen zur Vermessung der Spuren geladener Teilchen. Sie sind das erste Detektorelement welches sich an das Strahlrohr anschließt. Hier wird die Flugbahn geladener Teilchen vermessen. Da sich die Kammern vollständig in einem Magnetfeld (1,2 Tesla) befinden, läßt sich weiterhin aus der Krümmung der Flugbahnen der Impuls dieser Teilchen bestimmen. Aufgrund der kinematischen Verhältnisse bei HERA sind die Spurkammern in zwei Hauptkomponenten unterteilt: Zentraler- und Vorwärtsbereich. Ihre Anordnung in H1 ist in Abbildung 21 dargestellt:




Abbildung 21: Die Spurkammern

Die zentralen Spurkammern bestehen wiederum aus unterschiedlichen Komponenten. Im einzelnen sind dies:

CJC1, CJC2 Zwei Jetkammern. Mit ihrer Hilfe können die Spuren der Teilchen in der R/Φ Ebene vermessen werden.

z-Driftkammern Vor den Jetkammern befinden sich jeweils Driftkammern mit deren Hilfe die z-Koordinate der Spuren bestimmt werden kann.

CIP, COP Zwei zylindrische Proportionalkammern.

Das Spurkammersystem im Vorwärtsbereich besteht aus einer Kombination von planaren und radialen Driftkammern. Mit ihrer Hilfe kann der Polarwinkel Θ bestimmt werden bzw. wird die Vermessung von Spuren in der R/Φ Ebene ermöglicht. Weiterhin kann

durch drei Übergangsstrahlungsdetektoren zwischen Elektronen und Pionen unterschieden werden. Letztlich werden noch drei Proportionalkammern eingesetzt.

In Rückwärtsrichtung gehört eine Proportionalkammer ebenfalls zum Spurkammersystem. Wie alle bisher genannten Proportionalkammern dient sie im wesentlichen zu Triggerzwecken.

4.2 Das Flüssig-Argon Kalorimeter

Ebenfalls im Magnetfeld befindet sich das Flüssig-Argon Kalorimeter, mit dessen Hilfe der Energiefluß von Hadronen und Elektronen gemessen wird. Das Kalorimeter ist ein sogenanntes Samplingkalorimeter. Es besteht aus vielen Schichten von Absorbermaterial und Ausleseelementen. Die Ausleseelemente dieses Kalorimeters bestehen aus Flüssig-Argon Ionisationskammern.

Das Absorbermaterial im inneren Teil des Kalorimeters besteht aus Blei. Dieser Teil dient speziell zur Vermessung des elektromagnetischen Energieanteiles. Zur Vermessung des hadronischen Energieanteils wird weiter außen Edelstahl als Absorber verwendet.




Abbildung 22: Das Flüssig-Argon Kalorimeter

Aus Abbildung 22 ist ersichtlich, daß das Kalorimeter modular aufgebaut ist. Es besteht aus acht verschiedenen Ringen, die das Strahlrohr bzw. die Spurkammern umschließen. Dabei wurde besonderer Wert darauf gelegt, daß vom Wechselwirkungspunkt ausgehende Spuren nicht vollständig durch den inaktiven Grenzbereich zwischen zwei Ringen verlaufen können. Alle Module befinden sich komplett in einem Kryostaten, der das flüssige Argon enthält.

Die Ausleselemente sind in sogenannte Pads unterteilt. Hintereinander liegende Pads werden elektronisch zu einer Turmstruktur zusammengefaßt. Diese Struktur ist so ausgelegt, daß die einzelnen Türme auf den nominellen Wechselwirkungspunkt zeigen. Die Granularität der Türme ist je nach Azimutalwinkel Θ verschieden und reicht für den elektromagnetischen Teil von 13 cm^2 in Vorwärtsrichtung, bis 108 cm^2 in Rückwärtsrichtung bzw. für den hadronischen Teil von 52 cm^2 bis 2360 cm^2 .

Die angestrebte Energieauflösung des Flüssig-Argon Kalorimeters lautet:

$$\frac{\sigma_E}{E} = \frac{0,10}{\sqrt{E}} \oplus 0,01 \text{ (elm.)}$$

$$\frac{\sigma_E}{E} = \frac{0,45}{\sqrt{E}} \oplus 0,02 \text{ (had.)}$$

4.3 Die Kalorimeter im Rückwärts- und Vorwärtsbereich

In der Rückwärtsrichtung ($150^\circ \leq \Theta \leq 178^\circ$) befindet sich ein weiteres Kalorimeter (BEMC). Es dient speziell zur Vermessung von Elektronen in diesem Bereich. Auch dieses Kalorimeter ist ein Sampling Kalorimeter mit einer Schichtung aus abwechselnd $2,5 \text{ mm}$ Blei und 4 mm Szintillatormaterial. Die gesamte Tiefe beträgt 22 Strahlungslängen X_0 .

Die Energieauflösung dieses Kalorimeters für Elektronen mit Primärenergien $E \leq 6 \text{ GeV}$ wurde in Testmessungen zu $\frac{\sigma_E}{E} = \frac{0,10}{\sqrt{E}} \oplus 0,019$ ermittelt.

Im Winkelbereich $0,72^\circ \leq \Theta \leq 3,44^\circ$, und damit in extremer Vorwärtsrichtung, befindet sich das sogenannte Plug Kalorimeter. Es soll die Energie der Teilchen nachweisen, die vom Flüssig-Argon Kalorimeter aufgrund des kleinen Winkels nicht registriert werden können. Wieder als Sampling Kalorimeter gebaut, wechseln sich Absorberschichten aus Kupfer mit Halbleiterdetektoren als Ausleselemente ab. Die Energieauflösung des Plug Kalorimeters beträgt $\frac{\sigma_E}{E} \sim \frac{1,00}{\sqrt{E}} \sqrt{\text{GeV}}$, bei einer Ortsauflösung von $\sigma_\Theta \leq 5 \text{ mrad}$.

4.4 Die supraleitende Spule

Um das Flüssig-Argon Kalorimeter herum befindet sich eine große supraleitende Spule mit einem Durchmesser von $D = 6 \text{ m}$. Diese Spule erzeugt ein Magnetfeld welches zum Strahlrohr parallel verläuft. Dieses Magnetfeld ist im Zentralbereich sehr homogen und hat eine Stärke von $1,2 \text{ Tesla}$ [42]. Aufgrund des Feldes werden die Flugbahnen geladener Teilchen gekrümmt, und aus dieser Krümmung läßt sich der Impuls der Teilchen bestimmen.

Die Wahl einer solch großen Spule hat den Vorteil, daß auch noch das Flüssig-Argon Kalorimeter innerhalb dieser Spule liegt. Teilchen, die in das Kalorimeter gelangen, durchqueren damit entsprechend weniger inaktives Detektormaterial bevor sie nachgewiesen werden. Damit wird eine genaue Energiebestimmung erleichtert.

4.5 Das instrumentierte Eisen und die Myonkammern

Um die Magnetspule herum befindet sich ein Eisenjoch zur Rückführung des Magnetfeldes. Darüber hinaus ist dieses Eisenjoch aber auch als aktives Detektorelement ausgebildet. Aus Abbildung 23 ist ersichtlich, daß das Eisenjoch mit Schlitzen versehen ist, in denen sich Lagen aus sogenannten Streamerkammern befinden.




Abbildung 23: Die Eisen-Instrumentierung

Dieses System hat einerseits die Aufgabe, die Restenergie der Teilchen nachzuweisen, die nicht vollständig im Flüssig-Argon Kalorimeter absorbiert wurden. Zweitens dient dieses System zur Identifizierung von Myonen und deren Impulsbestimmung.

Die Grundelemente der Streamerkammern selber bestehen aus sogenannten Kammerprofilen unterschiedlicher Länge. Ein Profil besitzt acht Zellen mit einem Querschnitt von $9 \times 9 \text{ mm}^2$. Die Zellen sind durch Zwischenwände mit einer Breite von 1 mm voneinander getrennt. In der Mitte der einzelnen Zellen ist ein versilberter Kupfer-Beryllium Draht gespannt, der einen Durchmesser von $D = 100 \text{ }\mu\text{m}$ besitzt. Das Material der Profile besteht aus dem Kunststoff Luranyl, und die Oberfläche ist mit einer Graphitschicht versehen, deren Oberflächenwiderstand etwa $1 \text{ k}\Omega/\square$ beträgt. Auf die Oberseite der Profile wird ein Deckel aus Luranyl aufgeklebt der ebenfalls graphitiert wurde. Sein Oberflächenwiderstand ist mit $1 \text{ M}\Omega/\square$ aber erheblich größer als der der Profile. Jeweils zwei dieser 8-fach Profile werden in einer gasdichten Luranyl Box verschweißt. Eine solche Box wird Element genannt. Mehrere Elemente werden letztlich zu einer Kammerebene zusammengefaßt und im Eisen installiert.

Auf den verschiedenen Ebenen sind zusätzlich noch Influenzelektroden aufgeklebt. Je nach Position im Eisen bestehen diese Influenzelektroden aus Kupferstreifen (Strips), die senkrecht zu den Drähten aufgebracht werden, oder aus rechteckigen Flächen (Pads). Die Anordnung kann Abbildung 23 entnommen werden. Die Breite der Streifen beträgt jeweils 17 mm bei einem Abstand von 3 mm , während die Größe der Pads zwischen $30 \times 30 \text{ cm}^2$ und $40 \times 50 \text{ cm}^2$ variiert.

Zum Betrieb der Streamerkammern wird zwischen Draht und Graphitschicht eine Hochspannung von ca. $4,5 \text{ kV}$ angelegt. Der Draht befindet sich dabei auf Masse-Potential. Als Kammergas wird eine Mischung von Isobuthan, Argon und Kohlendioxid verwendet.

Die Auslese der Streamerkammern geschieht auf zwei prinzipiell verschiedene Arten. Sowohl die Draht-, als auch die Strip-Signale werden digital ausgelesen. Die Auslese der Pads geschieht hingegen analog. Bei der analogen Auslese werden die Pads übereinander liegender Ebenen zu sogenannten Türmen zusammengefaßt. Hier wird eine zweifache Segmentierung vorgenommen, wobei die ersten vier Pad-Lagen den ersten, und die restlichen Pad-Lagen den zweiten Turm bilden. Die Ladung innerhalb dieser Türme wird addiert und zu einem elektronischen Kanal zusammengefaßt.

Damit stellt das Streamerkammersystem auch ein Sampling Kalorimeter mit einer Schichtung aus Eisen und Streamerkammern dar. Die gesamte Tiefe beträgt $4,5$ Wechselwirkungslängen λ . Sowohl aus der analogen als auch aus der digitalen Information lassen sich Aussagen über die hier deponierte Energie gewinnen.

Andererseits lassen sich durch die digitale Draht- bzw. Strip-Information die Spuren geladener Teilchen (Myonen) rekonstruieren. Unter Berücksichtigung des Magnetfeldes im Eisen kann damit das Ladungsvorzeichen der Myonen bis zu Impulsen von etwa $20 \text{ GeV}/c$ bestimmt werden. In beschränktem Maße ist auch eine Impulsbestimmung dieser Myonen möglich.

Die Energieauflösung dieses Streamerkammersystems für den direkten Beschuß mit Pionen wurde in Testmessungen am Forschungszentrum CERN in Genf zu $\frac{\sigma_E}{E} = \frac{1,0}{\sqrt{E}} \sqrt{\text{GeV}}$ bestimmt [35].

4.6 Das Myon Spektrometer im Vorwärtsbereich

Der Winkelbereich $5^\circ \leq \Theta \leq 20^\circ$ wird zum Nachweis hochenergetischer Myonen durch ein spezielles Myon Spektrometer abgedeckt. Dieses Spektrometer besteht aus einem Toroidmagneten mit einer integrierten Feldlänge von $\int Bdl = 1,8 \text{ Tm}$ und Driftkammern. Je zwei dieser Driftkammern (radial und azimuthal) befinden sich vor und hinter dem Toroid. Mit diesem Spektrometer läßt sich der Impuls der hier nachgewiesenen Myonen recht genau bestimmen. Die Impulsauflösung beträgt: $\frac{\sigma_p}{p} = 0,23$ für $p_\mu = 25 \text{ GeV}$, und $\frac{\sigma_p}{p} = 0,32$ für $p_\mu = 150 \text{ GeV}$.

5 Die Datennahme beim H1-Experiment

5.1 Generelles Schema

Die Aufgabe eines Datennahme-Systems (DAQ¹³) ist es, die von den Subdetektoren produzierten Daten zu sammeln und für die nachfolgende Analyse bereitzustellen. Dieses Ziel kann man auf zwei prinzipiell verschiedenen Wegen erreichen. Eine Möglichkeit besteht in der Verwendung eines Großrechners. Dieser muß über eine große Rechenleistung verfügen und kann damit die Auslese des gesamten Detektors übernehmen. Eine andere Lösung besteht in der Verwendung vieler verteilter Mikroprozessoren, die die Auslese der verschiedenen Subdetektoren gleichzeitig und unabhängig voneinander übernehmen. Nachher wird die komplette Information über ein Ereignis aus diesen Daten zentral zusammengesetzt.

Bildlich gesprochen besitzt die erste Lösung eine sternartige Struktur. In der Mitte befindet sich der Großrechner mit Verbindungen zu allen Subdetektoren. Hingegen ist die zweite Lösung eher mit einer Baumstruktur vergleichbar. Hier laufen die in den verschiedenen 'Ästen' gewonnenen Daten später zentral an einer Stelle zusammen.

Tabelle 7 vermittelt einen Eindruck über die bei H1 pro Ereignis zu verarbeitende Datenmenge.

	Anzahl der Kanäle	Rohdaten/[kbyte]
Driftkammern	9.648	~ 2.470.000
Proportionalkammern	3.936	~ 2.048
Fl. Argon Kalorimeter	45.000	~ 262.144
Kalorimeter Trigger	50.000	~ 50.000
Rückwärts Kalorimeter	1.500	~ 7.500
Plug Kalorimeter	800	~ 4.000
Streamerkammern	160.000	~ 20.000
Luminositätsdetektor	256	~ 65.536
Gesamt	270.000	~ 2.880.000

Tabelle 7: Datenmenge der Hauptkomponenten im H1 Detektor

Angesichts dieser Datenflut kommt nur die zweite Lösung in Betracht, bei der viele Prozessoren simultan verschiedene Aufgaben übernehmen. Diese Prozessoren, sowie die dazugehörige Elektronik befinden sich in einer Vielzahl von verschiedenen Crates. Abbildung 24 zeigt eine Übersicht über das DAQ-System von H1 [43].

Als Bus-System wurde bei H1 der VMEbus ([44]) gewählt. Der VMEbus ist als moderner Computer-Bus standardisiert und wird in weitem Rahmen auch von der Industrie eingesetzt und unterstützt. Dadurch ergibt sich der große Vorteil, daß eine Vielzahl kommerzieller Produkte für dieses System erhältlich ist. Nicht zu unterschätzen ist auch der durch die große Verbreitung gegebene Preisvorteil gegenüber anderen bisher in der Hochenergiephysik verwendeten Bus-Systeme. Obwohl ursprünglich als 'Ein-Crate'-System konzeptioniert, gibt es inzwischen eine Vielzahl von Möglichkeiten 'Multi-Crate' Verbindungen zu realisieren, die für den Betrieb unseres Detektors unerlässlich sind.

¹³Data Acquisition




Abbildung 24: Übersicht über das gesamte DAQ System

In Verbindung mit dem VMEbus verwenden wir in großem Umfang Mikroprozessoren des Typs Motorola MC68020/MC68030 [46]. Mit seiner Architektur sowie einer Daten- und Adressbreite von 32-bit sind sie voll kompatibel mit der VME-Architektur, die als 68000'er Bus entwickelt wurde. Insgesamt werden etwa 100 dieser Prozessoren in H1 eingesetzt. Um Entwicklungsarbeit und die spätere Pflege des Systems zu vereinfachen, ist es erstrebenswert, unter der enormen Auswahl an erhältlichen CPU-Einheiten eine einheitliche Wahl zu treffen. Bei H1 fiel die Wahl auf das CPU Modul FIC8230 der Firma CES [52]. Als CPU dient ein mit 25 MHz getakteter 68020/68030 Prozessor, der optional durch einen 68881/68882 Koprozessor [47] unterstützt wird. Auf einen lokalen Speicher von 512 kbyte bis 2Mbyte kann sowohl lokal von der CPU, als auch extern über den VMEbus zugegriffen werden. Der Zugriff über den lokalen VSB-Bus [45], als Erweiterung des VMEbus, ist ebenfalls möglich. VME-Arbiter, VME-Requestor, sowie VME-Interrupter und Interrupt-Handler sind ebenso Bestandteil dieses Moduls wie serielle RS232 Anschlüsse und Abort, Reset und Interrupt Leitungen.

Neben den FIC-CPU's, die in den meisten Fällen nicht mit einem Betriebssystem ausgerüstet sind, werden in großem Umfang Macintosh II Computer eingesetzt. Der Macintosh II basiert ebenfalls auf Prozessoren des Typs 68020/68030. Darüber hinaus verfügt er über einen 'floating point' Koprozessor, eine interne Festplatte, 'Floppy disk drive', und kann mit hochauflösender 8-bit Graphik ausgestattet werden.

Diese Computer dienen einerseits zur Entwicklung der Programme, die dann später auf den VME-CPU's laufen werden. Andererseits dienen sie zur Überwachung und Steuerung des Experiments. Die Software wird im Rahmen der MPW¹⁴ Umgebung (shell) [61] entwickelt. Innerhalb dieses Rahmens kann Software in verschiedenen Hochsprachen (C, Pascal, Fortran, etc.) ebenso wie in Assembler entwickelt werden. Darüber hinaus ist auch ein 'Echtzeit' Fortran 77 (RTF) integriert worden [62]. Einige Erweiterungen dieses RTF gegenüber dem Standard Fortran 77 bestehen in der Möglichkeit der absoluten Adressierung, dem Zugriff auf externe Hardware Adressen, sowie der Erzeugung von positionsunabhängigem Code. Sehr hilfreich ist ebenfalls die Möglichkeit Assembler Instruktionen direkt in den 'Source Code' zu integrieren.

Im Zusammenhang mit den Macintosh II Computern sollten ebenfalls die Entwicklungshilfen 'HyperCard' bzw. 'SuperCard' und 'HyperTalk' erwähnt werden [63], [64]. Sie bieten eine ideale, Objekt-orientierte Umgebung zur Entwicklung von grafisch orientierten, interaktiven Programmen.

Die Verbindung der Macintosh II Computer zum VMEbus wird durch ein MacVEE - MICRON¹⁵ System hergestellt. Hierdurch wird der direkte Zugriff ('memory mapped') zu maximal 24 VME-Crates von einem einzigen Macintosh ermöglicht, ohne daß aufwendige Protokolle initialisiert werden müssen.

Innerhalb von H1 wurden spezielle Werkzeuge geschaffen, um auch innerhalb der MPW-Umgebung Zugriff auf den VMEbus zu haben [65]. Mit ihrer Hilfe können z.B. fertige Programme direkt von den MacII Rechnern in die entsprechenden VME-Memories geladen, und gestartet werden. Darüber hinaus gibt es eine Vielzahl von Hilfen z.B. zum initialisieren und testen von VME-Systemen.

¹⁴Macintosh Programmer's Workshop

¹⁵MacVee Interface Card Resident On NuBus

Das DAQ-System ist in folgende neun Subdetektorbereiche aufgliedert:

1. Zentraler Trigger
2. Kalorimeter Trigger
3. Kalorimeter
4. Zentrale Driftkammern
5. Driftkammern in Vorwärtsrichtung
6. Vorwärts-Myon-System
7. Proportionalkammern
8. Streamerkammersystem
9. Luminositätsdetektor

Die Struktur innerhalb eines Subdetektors ist jeweils ähnlich aufgebaut und anhand des Driftkammersystems in Abbildung 25 dargestellt.




Abbildung 25: Typische DAQ-Struktur innerhalb der Subdetektoren

Schnelle, zum Teil speziell entwickelte Elektronik sorgt für die Verarbeitung der jeweiligen Detektorsignale. Das bedeutet zum Beispiel Konversion von analogen Signalen zu digitaler Information (ADC), oder Vergleich von Signalen in verschiedenen Kanälen mit Schwellenwerten, woraus dann eine digitale (ja/nein) Information für diesen Kanal gewonnen wird. Nachfolgend setzt dann die Arbeit der verschiedenen Prozessoren ein. Sie sammeln die Daten aus den unterschiedlichen Regionen und verarbeiten sie weiter.

Die Daten eines jeden Subdetektors werden via VME in einem Speichermodul¹⁶ gespeichert. Um unnötige Totzeiten zu vermeiden, reicht die Speicherkapazität dieser Memory Boards aus um mehrere Ereignisse hier zwischenspeichern, weshalb sie den Namen 'Multi Event Buffer' tragen. Damit bietet sich nämlich die Möglichkeit, weitere Ereignisse

¹⁶Memory Board

zu verarbeiten, während die Daten früherer Ereignisse noch darauf warten, weitergeleitet zu werden.

Diese Memory Boards erlauben nicht nur den Zugriff über den VMEbus, sondern zusätzlich auch noch über die Erweiterung des VSB-Bus. Alle diese Memory Boards befinden sich in ausgezeichneten Crates der Subdetektoren, den sogenannten 'Subdetektor Central Crates'. Sie sind alle durch eine per Glasfaserkabel realisierte Ringverbindung mit einem Crate¹⁷ der zentralen Data Acquisition verbunden. Nachdem ein Subdetektor seine Auslese abgeschlossen und die Daten aufbereitet hat, teilt er dies dem 'Event Coordinator' mit. Er transferiert diese Daten via Glasfaserkabel und VSB dann vom 'Multi Event Buffer' des Master Crates in sein sogenanntes 'Full Event Memory'.




Abbildung 26: Das zentrale DAQ System

¹⁷Event Coordinator

Dieser Transfer ist asynchron und findet wie gesagt erst dann statt, wenn der verantwortliche Prozessor des Subdetektors seine Arbeit beendet hat. Die dafür von den Prozessoren benötigte Zeit variiert je nach Datenmenge von Ereignis zu Ereignis und auch von Subdetektor zu Subdetektor. Das führt dazu, daß zum Beispiel, während Subdetektor A seine Daten vom Ereignis N abgeliefert, Subdetektor C erst die fertigen Daten von Ereignis N-2 vorliegen hat. Die wichtige Aufgabe des 'Event Coordinators' ist es letztlich, die zusammengehörenden Daten der Subdetektoren zur kompletten Information des gesamten Detektors zusammenzusetzen. Eine Übersicht über den zentralen Teil des Data Acquisition Systems gibt Abb.26.

Der letzte Schritt besteht dann darin, die Daten auf einem Massenspeicher zu sichern, um sie für die nachfolgende Analyse bereitzuhalten. Dieser Speicher befindet sich im DESY Rechenzentrum, einige Kilometer vom Experiment entfernt. Der Weg hierhin führt über ein Glasfaserkabel, durch das die Daten mit einer Rate von etwa 5 Ereignissen pro Sekunde transferiert werden.

Jeder der Subdetektoren ist nicht nur mit dem zentralen DAQ-System, sondern auch mit dem zentralen Trigger verbunden. Die Notwendigkeit dieser Verbindung ergibt sich von selbst. Da die verschiedenen Subdetektoren wie gesagt völlig unabhängig voneinander arbeiten, ist es natürlich absolut notwendig, daß die Daten der verschiedenen Subdetektoren eindeutig mit einem physikalischen Ereignis korreliert sind. Um das bei der großen Ereignisrate sicherzustellen, bedarf es eines recht aufwendigen Triggersystems, welches im folgenden Kapitel etwas ausführlicher beschrieben wird.

Eine andere wichtige Aufgabe ist die Überwachung des Detektorverhaltens anhand gewonnener Daten. Dadurch, daß einzelne Ereignisse direkt¹⁸ analysiert werden, kann man ein mögliches Fehlverhalten sehr früh feststellen und entsprechende Maßnahmen zur Reparatur ergreifen.

¹⁸online

5.2 Der Trigger

Der Trigger in einem Experiment hat die fundamentale Aufgabe, die Auslese des Detektors zu veranlassen. Aufgrund sehr schnell verfügbarer Detektorsignale wird die Entscheidung getroffen, ob die Resultate einer Teilchenkollision ausgelesen werden oder nicht. Dabei ist es wichtig, möglichst frühzeitig zu entscheiden, ob ein Ereignis von Interesse ist oder ob es sich um ein sogenanntes Untergründereignis handelt. Je nach physikalischem Phänomen, das man untersuchen will, ist es absolut nicht trivial, eine solche Entscheidung schnell zu treffen. Pauschal ausgedrückt kann man sagen, daß die zur Verfügung stehenden Kriterien desto gröber und ungenauer sind, je früher man die Informationen haben will. Zu nahezu jedem physikalischen Prozess gibt es Ereignisklassen, den sogenannten Untergrund, deren Signatur in etwa ähnlich, deren Ursprung aber ein völlig anderer ist. Will man die 'Sprenu vom Weizen trennen', hat man ein Problem: Entweder stellt man an den Trigger derart schwache Bedingungen, daß fast immer beide Ereignistypen akzeptiert werden, oder entsprechend harte, so daß zwar der Untergrund verschwindet, aber auch ein großer Teil der interessanten Ereignisse dieses Typs verloren geht. Im ersten Fall verschwendet man viel Zeit und Speicherplatz durch die Verarbeitung des Untergrundes. Denn während die primäre Elektronik mit der Auslese beschäftigt ist, können keine neuen Daten aufgenommen werden. Man spricht von der sogenannten Totzeit. Im zweiten Fall bleibt einem dieser Prozess verborgen. Die Lage verschlimmert sich noch durch die Tatsache, daß in den meisten Fällen der Wirkungsquerschnitt σ , und damit die Ereignisrate für den Untergrund weit größer ist als für den interessanten Prozess. Meistens helfen nur detailliertere Informationen über solche Ereignisse, um den Untergrund als solchen zu erkennen. Aber damit ist eben auch ein größerer Zeitaufwand verbunden. Auch hier sind jedoch Grenzen gesetzt.

Zu einem Zeitpunkt T_0 , an dem ein interessantes tatsächliches Ereignis stattfindet, 'weiß' die Elektronik natürlich noch nicht, daß dieses ausgelesen werden soll. Es dauert eine gewisse Zeit ΔT bis die Triggerentscheidung getroffen wird. Während dieser Zeit finden aber weiterhin alle 96 *nsec* neue Kollisionen statt. Es muß also dafür gesorgt werden, daß die zu T_0 gehörende Information zum Zeitpunkt $T_0 + \Delta T$ noch erhalten ist. Sie muß zwischengespeichert werden, und man spricht von einem Pipeline System. Bei jeder Teilchenkollision werden die verschiedenen Detektorsignale in den Pipelines gespeichert. Die Länge dieser Pipelines beträgt bei den verschiedenen Subdetektoren mindestens 2,5 μsec , was etwa 25 Teilchenkollisionen entspricht. Nach diesen 2,5 μsec muß das Triggersignal spätestens verfügbar sein.

Damit werden an das Triggersystem die folgenden Anforderungen gestellt:

- Die Triggerentscheidung muß möglichst schnell getroffen werden, um die Detektorinformation nicht zu verlieren.
- Es soll nur auf interessante Ereignisse getriggert werden, um unnötige Totzeiten zu vermeiden.

Offensichtlich sind beide Forderungen gegenläufig. Je schneller die Entscheidung getroffen wird, desto gröber und damit ungenauer ist die zur Verfügung stehende Information. Die Selektion auf bestimmte Ereignisklassen ist dann schwierig. Wartet man aber entsprechend lange, um möglichst viel Information für die Entscheidung zu sammeln, dann kostet das zuviel Zeit.

Weiterhin ist die Rate, mit der seitens der Detektorelektronik Ereignisse verarbeitet werden können, mit $\sim 100 \text{ Hz}$ weit größer, als diejenige, mit der diese letztendlich auf

den Massenspeicher des DESY Computers transferiert werden ($\sim 5Hz$). Damit fällt dem Triggersystem auch die Aufgabe der Ereignisreduktion zu, aus den primär getriggerten Ereignissen diejenigen herauszufinden, die es Wert sind, gespeichert zu werden.

Die bei H1 realisierte Lösung besteht aus einem hierarchischem Triggersystem [48]. Es erstreckt sich über vier Ebenen ($L_1 - L_4$ genannt). Drei davon ($L_1 - L_3$) entscheiden über die Datennahme des Detektors, während L_4 entscheidet, welche Ereignisse letztlich zur endgültigen Analyse gespeichert werden. Dieses System erlaubt eine primäre Triggerrate (L_1) von $\sim 1 kHz$, während nur eine Rate von $\sim 5 Hz$ den Massenspeicher erreicht.

Die Triggerebene n , abgekürzt durch L_n , entscheidet zwischen zwei Möglichkeiten: 'Keep' (das Ereignis wird behalten) und 'reject' (Verwerfen des Ereignisses). Im Falle eines 'Keep' von L_n trifft L_{n+1} die nächste Entscheidung. L_1 stellt hier natürlich eine Ausnahme dar, da auf der ersten Ebene ein 'reject' keinen Sinn macht. Die schematische Struktur ist in Abb.27 aufgetragen. In den folgenden Abschnitten wird näher auf die verschiedenen Entscheidungsstufen eingegangen.




Abbildung 27: Das Trigger Schema

5.2.1 Level 1

Der Level 1 Trigger ist der erste Trigger im gesamten Zyklus, der aktiv wird. Seine Entscheidung wird $\sim 2,2 \mu\text{sec}$ ($= 22 \text{ bc}^{19}$) nach dem tatsächlichen Ereignis getroffen. Mit dem Eintreffen des sogenannten $L_1 - \text{Keep}$ Signals wird das Füllen der Pipelines bei der Detektorelektronik sofort unterbrochen und damit die dort gespeicherte Information sozusagen 'eingefroren'. In einigen Subdetektoren beginnt ein Teil der Elektronik mit der Auslese der Signale. Letztlich wird nun damit begonnen, die Informationen für die L_2 -Entscheidung zu sammeln.

Die zur Verfügung stehenden Informationen basieren alle auf reinem Detektorelektronik Niveau (Hardware). Das heißt, es finden noch keine Computer-Berechnungen statt. Die Detektorelemente, die zur Erzeugung des $L_1 - \text{Keep}$ Signals beitragen können, stammen aus den Bereichen Spurkammern, Kalorimeter und Flugzeitähler. Zu Testzwecken und zur Überwachung der Detektoren läßt sich $L_1 - \text{Keep}$ auch künstlich erzeugen. Damit eröffnet sich zum Beispiel die Möglichkeit, die Pedestals der ADCs während der Datennahme zu bestimmen, indem man die Auslese startet, ohne daß Teilchen den Detektor passieren.

In dem Augenblick, in dem dieser Trigger aktiv wird, beginnt auch die Totzeit für die Datennahme. Jetzt muß so schnell wie möglich erkannt werden, ob das Ereignis, welches ihn ausgelöst hat, tatsächlich wert ist, behalten zu werden, oder ob es sich eventuell doch um ein Untergrundereignis handelt, welches ignoriert werden soll. Im letzteren Fall sollte die Auslese so schnell wie möglich abgebrochen werden, um den Detektor wieder sensitiv zu machen, das heißt, die Pipelines wieder zu aktivieren.

5.2.2 Level 2

Nach einer festen Zeitdifferenz ($\sim 20 \mu\text{sec}$) nach dem Signal $L_1 - \text{Keep}$ wird entschieden, ob ein Ereignis auch diese Hürde überwindet. Obwohl es sich auch hier immer noch um eine reine 'Hardware' - Entscheidung handelt, ist die zur Verfügung stehende Information etwas detaillierter als bei Level 1.

Fällt die Entscheidung negativ aus, ($L_2 - \text{Reject}$) dann wird die bisher eingeleitete Auslese des Detektors sofort abgebrochen. Die Pipelines werden wieder aktiviert und der Teil der Elektronik, der schon mit der Auslese begonnen hatte, wird rückgesetzt²⁰. Der gesamte Triggerzyklus ist in diesem Falle sofort beendet und beginnt erst wieder mit dem nächsten $L_1 - \text{Keep}$.

Im Gegensatz dazu startet ein $L_2 - \text{Keep}$ auch die Auslese der Detektorsysteme, die noch nicht auf das $L_1 - \text{Keep}$ reagiert hatten. Bei den meisten Systemen fangen nun die Prozessoren mit der Auslese der Daten in ihre 'Multi Event Buffer' an. Diese Aktion wird über einen Interrupt auf dem VMEbus ausgelöst.

5.2.3 Level 3

Kurz nachdem das Signal $L_1 - \text{Keep}$ aktiv wird, beginnt ein spezieller Prozessor Teildaten verschiedener Subdetektoren zu sammeln [49]. Anhand dieser Informationen wird nach $L_2 - \text{Keep}$ die Entscheidung in der nächsten Ebene L_3 getroffen. Das ist damit der erste

¹⁹1 bc(Bunch Crossing) = 96 nsec

²⁰Fast Clear

Zeitpunkt, an dem eine Entscheidung per 'Software' getroffen wird. Die zur Verfügung stehenden Informationen beschränken sich nicht mehr nur auf einzelne Subsysteme getrennt, sondern beinhalten Daten aus verschiedenen Detektorelementen gleichzeitig. Hierzu gehörende Beiträge kommen aus den Bereichen des Kalorimeters, der Proportionalkammern, des Myondetektors und der Driftkammern. Ferner stehen hier auch Kalibrationsdaten zur Verfügung.

An dieser Stelle können damit weitaus strengere Kriterien an ein Ereignis gestellt werden als bei den vorherigen Stufen, die einzig auf 'Hardware' Entscheidungen basieren. Die Möglichkeit Untergrundereignisse als solche zu erkennen ist damit weit größer als bisher. In solchen Fällen, in denen ein Ereignis an dieser Stelle verworfen wird, soll die Entscheidung $L_3 - \text{Reject}$ deutlich schneller als 0,8 msec nach $L_1 - \text{Keep}$ getroffen werden, um weitere Totzeiten möglichst zu minimieren.

Die Konsequenzen nach einem $L_3 - \text{Reject}$ an dieser Stelle sind ähnlich wie im Falle des $L_2 - \text{Reject}$. Ein Unterschied besteht allerdings in der Tatsache, daß an dieser Stelle schon die verschiedenen Prozessoren der Subdetektoren ihre Arbeit begonnen haben. Sie müssen dazu veranlaßt werden, ihre Arbeit wieder einzustellen und eventuell schon belegte Speicherbereiche wieder freizugeben. Dieser Vorgang dauert länger als das Rücksetzen der reinen Detektorelektronik. Bevor die Datennahme fortgesetzt werden kann muß deshalb explizit von ihnen mitgeteilt werden, daß sie das Signal zum Abbruch registriert haben und wieder bereit sind²¹.

Das Signal $L_3 - \text{Keep}$ andererseits führt dazu, daß die Auslese in allen Bereichen abgeschlossen wird. Weitergehend impliziert es auch, daß alle Subdetektoren die Daten dieses Ereignisses von ihren 'Mult Event Buffern' an die zentrale DAQ weiterleiten müssen. Um dort eine eindeutige Zuordnung der Daten aus den verschiedenen Unterbereichen zum gleichen physikalischen Ereignis zu ermöglichen, ist es notwendig, die Daten mit einer eindeutigen, und für alle Subdetektoren identischen Kennung zu versehen. Dafür hat jedes Subsystem Zugriff auf einige, ihm eigenen, Elektronikarten, die zentral von speziellen Modulen gesteuert werden. Dieses Verfahren wird in einem nächsten Kapitel eingehend dargestellt.

Da die Auslesezeit für alle Subdetektoren unterschiedlich sein kann und auch hier wieder von Ereignis zu Ereignis variiert, wird die nächste Triggersequenz erst eingeleitet, wenn alle Systeme mitgeteilt haben, daß ihre Datennahme abgeschlossen ist.

5.2.4 Level 4

L_4 trifft die endgültige Entscheidung, ob ein Ereignis für die Analyse gespeichert wird oder nicht, und beginnt erst mit seiner Arbeit, wenn alle Daten das 'Full Event Memory' erreicht haben. Von hier aus werden die Daten an einen weiteren Speicher weitergereicht, zu dem viele sogenannte RISC²² Prozessoren Zugriff haben [50]. Von diesen Prozessoren werden die Ereignisse weitgehend rekonstruiert. Eine Hauptaufgabe wird es sein, Ereignisse zu erkennen, die ihren Ursprung nicht im nominellen Wechselwirkungspunkt hatten, und damit nicht aus Teilchenkollisionen der Elektron- und Protonbündel stammen. Eine gefährliche Quelle von Untergrundereignissen besteht nämlich in der sogenannten Strahl-Gas-Wechselwirkung. Hierunter versteht man solche Ereignisse, bei denen vor allem Protonen aus dem Teilchenstrahl mit Gasmolekülen aus dem Strahlrohr wechsel-

²¹Acknowledge

²²Reduced Instruction Set Computer

wirken. Obwohl das Strahlrohr weitgehend evakuiert ist verbleibt immer noch ein gewisser Anteil von sogenanntem Restgas im Rohr. Durch Kollisionen der beschleunigten Teilchen mit diesen Restgasmolekülen, können Signaturen im Detektor entstehen, die denen aus tatsächlichen Elektron-Proton Ereignissen sehr ähnlich sind. Während aber eP -Ereignisse in der nominellen Wechselwirkungszone stattfinden, können diese Untergrundereignisse an allen beliebigen Stellen des Strahlrohres auftreten. Durch die Bestimmung des Ereignisursprungs läßt sich ein großer Anteil solcher Untergrundereignisse also identifizieren.

Da diese Analyse von einer Vielzahl verschiedener Prozessoren ausgeführt wird, kann man von einer sogenannten Prozessorfarm sprechen. Hier werden gleichzeitig unterschiedliche Ereignisse analysiert. Durch die Tatsache, daß für unterschiedliche Ereignisse je nach Komplexität unterschiedlich viel Zeit benötigt wird, kann die Reihenfolge der akzeptierten Ereignisse von der Chronologie abweichen. Das ist jedoch deshalb kein Problem, weil die Daten aller Ereignisse eine Ereignisnummer tragen und damit die korrekte Reihenfolge wieder hergestellt werden kann.

Alle Ereignisse, die diesen Trigger passieren, werden nun endgültig auf Magnetband gespeichert und für die folgende Analyse bereitgestellt. Die Rate mit der dies geschehen kann ist wie schon erwähnt $\sim 5 \text{ Hz}$, und einzig von der Kapazität der Datenverbindung des H1 DAQ Systems zum IBM Großrechner am DESY bestimmt.

5.3 Die Triggerelektronik

Aus der Tatsache, daß die Datennahme der verschiedenen Subdetektoren unabhängig voneinander stattfindet, ergibt sich natürlich sofort eine Schwierigkeit. Es muß unbedingt sichergestellt werden, daß die Daten dieser Detektoren, nachdem ein Ereignis alle Triggerstufen durchlaufen hat, auch alle zum selben Ereignis gehören. Um das zu gewährleisten, bedarf es eines aufwendigen Kommunikationssystems zwischen einer Zentrale²³ und allen Unterbereichen. Diesem System ist dieses Kapitel gewidmet.

Jedes 'Master Crate' hat Zugriff auf ein spezielles Crate, in dem Elektronikeinheiten für diese Kommunikation verfügbar sind. Dieses Crate trägt den Namen STC²⁴ und ist ein modifiziertes VME-Crate. Der J1 Stecker entspricht den Standard VME Vereinbarungen, mit dem der übliche 16-Bit Datentransfer möglich ist. Der untere Bus (J2) fehlt jedoch an den Stellen, wo die für den Trigger relevanten Module untergebracht sind. An diesen Stellen wird ein spezieller fünfreiher Stecker eingebaut, der je nach Modul, eine unterschiedliche Belegung hat.

Die STCs aller Subdetektoren sind mit dem zentralen Trigger Prozessor verbunden, dem sogenannten CTC²⁵. Die STCs beinhalten vier verschiedenartige Elektronikarten. Bevor sie jetzt eine nach der anderen beschrieben werden, sollten noch einige häufig benutzte Begriffe erläutert werden.

- Hera Clock (HCk)

Taktsignal, welches synchron mit den Teilchenkollisionen geschaltet wird. Mit jeder Kollision geht dieses Signal von logisch Null nach Eins über. Dort verbleibt es eine halbe Periode lang und geht wieder zu logisch Null. Die Periode beträgt damit 96 nsec .

²³Central Trigger

²⁴Subsystem Trigger Crate

²⁵Central Trigger Controller

- Pipeline Enable (PEn)
Aktivierung der Pipelines. Der Pegel des Signals bestimmt, ob die Pipelines mit jedem *HCK* Takt gefüllt werden oder nicht. $PEn = 1 \rightarrow$ Füllen der Pipelines.
- Run (Run)
Signal, welches mitteilt, daß die Datennahme gestartet wurde. $Run = 1 \rightarrow$ die Datennahme ist aktiviert.
- Front End Ready (FER)
Hierdurch teilt jedes Subsystem mit, daß die Detektorelektronik die Auslese eines Ereignisses beendet hat. Damit wird gleichzeitig signalisiert, daß ein neuer Trigger akzeptiert werden kann.
- Fast Clear (FsClr)
Hiermit wird die Detektorelektronik rückgesetzt. Durch dieses Signal wird die gesamte Detektorelektronik in einen definierten Zustand gebracht bevor ein neuer Trigger akzeptiert wird.

5.3.1 Fast Card

Die Funktionen dieser Karte sind sehr vielfältig [53]. Während der normalen Datennahme sorgt sie dafür, daß verschiedene wichtige Signale des STC (*HCK*, *PEn*, *Run*, *FsClr*) die Subdetektoren erreichen. Ebenso teilen die Subdetektoren dem CTC über diese Karte mit, wenn ihre Datennahme nach einem Trigger abgeschlossen ist (*FER*).

Während der Detektorinstallation oder auch für spätere Tests und Kalibrationsphasen ist es unerlässlich, daß die Subsysteme autonom und losgelöst von der Triggerzentrale arbeiten können. In diesen Fällen kann diese Karte Steuerfunktionen des zentralen Triggers übernehmen.

Man kann zwischen fünf Betriebsarten (Modes) dieser Karte wählen (0-4). Je nach Mode ergeben sich unterschiedliche Abhängigkeiten vom zentralen Triggersystem:

- 0 Dies ist die Einstellung für die normale Datennahme. Der CTC übernimmt vollständig die Steuerung des Subsystems und liefert alle relevanten Signale wie *HCK*, *PEn*, *Run* und *FsClr*. Die Abfolge der Triggersignale $L_{1,2,3}Keep/Reject$ wird ebenfalls einzig vom CTC bestimmt. Neue Trigger werden erst zugelassen, wenn das Subsystem durch *FER* seine Bereitschaft signalisiert hat.
- 1 Ähnlich wie in Mode 0 erfolgt die Steuerung durch den CTC. Die zentralen Entscheidungen $L_{1,2}Keep/Reject$ werden befolgt. Die Daten des Subsystems werden aber lokal gespeichert und/oder verarbeitet. Sie werden nicht an die zentrale DAQ weitergeleitet. Deshalb nimmt der CTC auch keine Rücksicht darauf, ob ein Subsystem, welches sich in Mode 1 befindet, die Datennahme abgeschlossen hat oder nicht, bevor der nächste Trigger zugelassen wird. Dieser Zustand erlaubt Tests und Kalibrationen der verschiedenen Subdetektoren unter Bedingungen der normalen Datennahme.
- 2 Abweichend von Mode 1 wird über die Entscheidung $L_2Keep/Reject$ sowie das zugehörige Zeitverhalten vom Subsystem bestimmt.
- 3 Nun arbeitet das Subsystem nahezu völlig losgelöst vom CTC. Einzig die *Hera Clock* wird noch von hier empfangen. Sämtliche Triggerentscheidungen werden lokal getroffen.

- 4 Im Gegensatz zu Mode 3 wird hier nun selbst das Clock Signal lokal durch einen Quartz Oszillator erzeugt. Die Frequenz dieses Oszillators entspricht der normalen Hera Clock. In diesem Zustand können Labortests außerhalb des Experiments vorgenommen werden, oder in Fällen, wo der CTC nicht arbeitet, können so Tests am Experiment stattfinden.

Weiterhin verfügt die 'Fast Card' über eine Anzahl von Zählern, die später die Verbindung der Daten zum physikalischen Ereignis herstellen. Als Clock Signal verwenden sie alle die 10 MHz Hera Clock.

1. Ein 8-bit 'Bunch' Zähler.
Es befinden sich beim Betrieb von HERA jeweils 210 Teilchenbündel²⁶ im Strahlrohr. Dieser Zähler gibt Auskunft aus welchem davon ein Ereignis letztlich resultiert.
2. Ein 32-bit Umlauf²⁷ Zähler.
Er enthält die Information, wieviele Umläufe der Teilchenbündel im HERA-Ring stattgefunden haben.
3. Ein 40-bit 'Run' Zähler.
Er mißt die Zeit, während der die Datennahme im Gange (ein 'Run' aktiv) ist.
4. Ein 40-bit 'L1Aktiv' Zähler.
Er mißt die Zeit, während der die Datennahme im Gange (ein 'Run' aktiv) ist und zusätzlich die Pipelines aktiviert sind.

Die Inhalte dieser Zähler werden von allen Subdetektoren zusätzlich zu jedem Ereignis ausgelesen. Damit kann später die Zusammengehörigkeit der Daten aus den verschiedenen Unterbereichen überprüft werden.

Zusammenfassend gibt Abb. 28 einen schematischen Überblick über die Funktionen dieser Karte.

5.3.2 Fan Out Card

Die STCs der verschiedenen Subdetektoren sowie die zentrale Triggerlogik befinden sich in einem fahrbaren Anbau neben dem Detektor. Die Subdetektorspezifische Ausleseelektronik hingegen verteilt sich über den gesamten Detektor. Damit liegen unter Umständen bis zu 70 Meter Kabelwege zwischen STC und dieser Elektronik. Weiterhin sind einige der zur Verfügung stehenden Signale redundant, und je nach Design der Ausleseelektronik werden verschiedene von ihnen zum Betrieb benötigt. An der Stelle kommt die 'Fan Out Card' zum Einsatz [54].

Alle relevanten Signale werden vom zentralen Triggersystem über die 'Fast Card' zur Verfügung gestellt. Die davon benötigten Signale werden mit der Fan-Out Card verbunden. Diese Verbindungen sind sogenannte Wire-Wrap Drahtverbindungen und sie befinden sich auf der Rückseite des STC Crates. Optional fünf Sätze dieser Signale verlassen diese Karte dann wieder in differentiell getriebener Form, um zur Detektorelektronik zu gelangen. Innerhalb der Karte können alle Signale individuell manipuliert werden. Es besteht die Möglichkeit, sie zu unterdrücken oder auch künstlich zu erzeugen.

²⁶Bunches

²⁷Revolution




Abbildung 28: Schematischer Überblick über die 'Fast Card'

Darüber hinaus lassen sich diese Signale auch noch künstlich verzögern. Innerhalb eines Clock Zyklus (96 *nsec*) können die Signale in Schritten von 6 *nsec* verschoben werden (das Hera Clock Signal selber sogar in Schritten von 1,5 *nsec*). Dadurch wird gewährleistet, daß die relevanten Signalfanken zeitlich genau mit den Teilchenkollisionen übereinstimmen.

5.3.3 Slow Card

Diese Karte dient dazu, die für die Auslese verantwortlichen Prozessoren durch Interrupts auf verschiedene Geschehnisse aufmerksam zu machen [55]. Als typisches Beispiel sei das Signal $L_2 - Keep$ erwähnt. Beim Anliegen dieses Signals muß der verantwortliche Prozessor unverzüglich mit der Auslese der Daten beginnen, egal womit er momentan beschäftigt war.

Über die 'Slow' Card können neun verschiedene Interruptforderungen auf dem VME-bus gestellt werden. Der Benutzer hat die Wahl durch Wire-Wrap Verbindungen auf der Karte festzulegen, auf welcher Ebene ein Interrupt auf dem Bus erscheint (4,5, oder 6). Sollen mehrere Interruptanforderungen auf einer Ebene erscheinen, dann entscheidet diese Verbindung über die interne Priorität. Die zugehörigen Interruptvektoren werden per Software in Register geladen.

Jede der neun Interruptquellen kann einzeln maskiert oder zugelassen werden. Darüber hinaus lassen sich die Interrupts 0 - 8 per Software erzeugen.

Folgende Interruptquellen sind für alle Subdetektoren gemeinsam vergeben:

0 'Prepare Run'

Hierdurch wird mitgeteilt, daß ein neuer Start der Datennahme beginnen soll. Die Subdetektoren müssen ihre Systeme vorbereiten.

1 'Terminate Run'

Eine aktive Phase der Datennahme wird beendet.

2 ' $L_3 - Keep$ '

Die dritte Triggerstufe hat ein Ereignis akzeptiert, und die zugehörigen Daten müssen zur zentralen DAQ weitergeleitet werden.

3 ' $L_3 - Reject$ '

Die dritte Triggerstufe hat ein Ereignis verworfen. Die Prozessoren haben die laufende Auslese so schnell wie möglich abubrechen und müssen sich auf ein neues Ereignis vorbereiten.

8 ' $L_2 - Keep$ '

Die zweite Triggerstufe hat ein Ereignis akzeptiert, und die Prozessoren haben mit der Auslese der zugehörigen Daten anzufangen.

Zu guter Letzt besitzt auch die 'Slow Card' zwei 32-bit Zähler. In einem von ihnen wird das Auftreten der $L_1 - Keep$ gezählt, und im anderen das der $L_2 - Keep$. Diese Zahlen werden den Ereignisdaten zugefügt. Sie dienen wiederum der Zuordnung der verschiedenen Detektordaten zu einem Gesamt ereignis. Die $L_2 - Keep$ Zahl wird im weiteren Verlauf die eindeutig mit einem Ereignis verbundene Ereignisnummer bleiben.

5.3.4 Trigger-Bit Card

Durch die 'Trigger Bit Card' werden den Subdetektoren jeweils Informationen über die verschiedenen Trigger-Elemente und Subtrigger zur Verfügung gestellt [56]. Diese Karte ist durch ein 40-poliges 'twisted pair' Kabel mit dem 'Central Trigger Controller' (CTC) verbunden. Der Datentransfer findet in 16-bit serieller Weise statt, d.h. es werden immer jeweils 16 Bits übertragen. Insgesamt können 256 dieser Worte transferiert werden, was einer Datenmenge von 4064 Bit entspricht. Die empfangenen Daten werden in einem Memory gespeichert und können von dort, über den VMEbus, von den Prozessoren gelesen werden. Gleichfalls können vom CTC 16 Datenbits in einem Zyklus vom CTC gelesen werden.

Weiterhin beinhaltet diese Karte noch zwei serielle Übertragungssysteme für den Datentransfer innerhalb der Subsysteme. Zum einen werden hier nochmals die ersten 64 Bits der oben genannten 4064 Bits übertragen. Zum anderen überträgt das zweite System die 32 Bits eines Zählers, der ebenfalls die Signale L_2Keep zählt. Dieser Zähler läuft parallel zu demjenigen auf der 'Slow Card', und sein Inhalt kann auch über den VMEbus ausgelesen werden.

6 Das digitale Auslesesystem für die Streamerkammern

Der Aufbau der Streamerkammern sowie ihre Anordnung im H1 Detektor sind schon ausführlich beschrieben worden. Nach einer kurzen Beschreibung der prinzipiellen Funktionsweise von Streamerkammern widmet sich dieses Kapitel dem von uns entwickelten Auslesesystem für diese Kammern. Ausführlichere Literatur zum Streamermechanismus findet sich z.B. in [57].

6.1 Funktionsweise von Streamerkammern

Eine Kammerzelle besteht aus einer mit Gas gefüllten Zelle, in deren Mitte ein dünner ($\sim 100\mu\text{m}$) Draht gespannt ist. Die Wände der Zelle besitzen durch eine Graphitbeschichtung eine gewisse Leitfähigkeit. Während sie auf negativem Hochspannungspotential liegen, ist der Draht über einen Widerstand mit der Masse verbunden.

Durchquert ein geladenes Teilchen eine solche Zelle, dann ionisiert es die Gasmoleküle in der Kammer. Ist die angelegte Feldstärke genügend groß, so gewinnen die dabei erzeugten Elektronen ausreichend Energie, um ihrerseits weitere Moleküle zu ionisieren. Die entstehende Elektronenlawine bewegt sich sehr schnell in Richtung der Anode. Die positiv geladenen Ionen besitzen aufgrund der größeren Masse eine weit geringere Beweglichkeit und verbleiben quasi stationär. Schirmt diese positive Raumladung das äußere Feld genügend ab, dann erhöht sich die Rekombinationsrate und durch die frei werdenden Photonen die Photoionisationsrate. Dadurch kann sich zwischen Kammerwand und Draht ein hochgradig ionisiertes Gasvolumen ausbilden, der sogenannte Streamer.

Sobald der Streamer den Draht erreicht, läßt sich die dabei gesammelte Ladung Q_S über den Spannungsabfall an einem Widerstand nachweisen. Es entsteht ein negativer elektrischer Puls. Aufgrund der relativ großen Primärladung Q_S lassen sich diese Pulse ohne aufwendige Verstärker nachweisen.

Durch die hochohmige Graphitbeschichtung der Kammerwände wird ebenfalls ein elektrisches Signal auf die Außenfläche der Kammern influenziert. Es läßt sich am Ende der dort aufgeklebten Kupferstreifen²⁸ abgreifen. Verglichen mit den Drahtsignalen hat es umgekehrte Polarität und eine weit geringere Amplitude.

Unter digitaler Auslese versteht man nun folgendes: Die Draht- und Strip-Signale werden mit gewissen Schwellenwerten verglichen. Werden diese Schwellenwerte überschritten, so kann man davon ausgehen, daß ein Teilchen die zugehörige Kammer durchquert hat. Der Draht bzw. Strip wird mit 'ja' markiert. Andernfalls lautet die entsprechende Markierung 'nein'. Anhand vieler hintereinander liegender Kammerebenen kann man so die Spur eines Teilchens rekonstruieren, als auch aus der Anzahl der 'gefeuerten' Drähte die deponierte Energie bestimmen.

6.2 Generelle Übersicht

Die Aufgabe des digitalen Auslesesystems bei H1 ist es also, alle 96 nsec die ja/nein Information aller (~ 140.000) Drähte und Strips zu speichern und im Falle eines Triggers die zugehörigen Ortsinformationen zu gewinnen. Die dafür benötigte Zeit darf höchstens

²⁸Strips

$\sim 0,8 \text{ msec}$ betragen. Die Verarbeitung solcher Datenraten ist eine Neuheit im Rahmen von Hochenergieexperimenten. Deshalb wurde gemeinsam mit dem II. Institut für Experimentalphysik der Universität Hamburg ein neues System entwickelt, welches diesen Anforderungen gerecht wird (siehe auch [58]). Das gesamte Konzept hierfür kann richtungsweisend sein für zukünftige Experimente an Speicherringen mit noch höheren Ereignisraten wie zum Beispiel SSC²⁹ in den USA.

Bevor die einzelnen Komponenten im Detail beschrieben werden, sei ein genereller Überblick gegeben: In Anbetracht der Tatsache, daß alle 96 nsec eine Strahlkollision stattfindet, aber ein Triggersignal erst nach $2,2 \mu\text{sec}$ eintrifft, wird die ja/nein Information eines jeden Drahtes (Strips) in einer sogenannten Pipeline zwischengespeichert. Nach Eintreffen des Triggersignals muß jeweils der entsprechende Eintrag in diesen Pipelines ausgelesen werden. Da nur die gefeuerten Drähte von Interesse sind, gilt es als nächstes, diese aus allen Daten zu erkennen, und damit eine Datenreduktion zu erreichen. Im Falle einer 'ja' Information ist dann für jeden Draht (Strip) eine eindeutige Adresse zu konstruieren, aus der hervorgeht, welcher Draht (Strip) hierfür verantwortlich war. Anders ausgedrückt muß jede 'ja' Information kodiert werden. Alle kodierten Adressen sind dann in einem Datenblock zusammen zu fassen, um an die zentrale DAQ weitergeleitet zu werden.

Um den Zeitanforderungen gerecht zu werden, muß möglichst viel Arbeit gleichzeitig verrichtet werden. Betrachtet man den H1 Detektor und die Verteilung der Streamerkammern, so ergeben sich zwanglos vier unterschiedliche Bereiche: Die Endkappen und die beiden Barrelhälften. Innerhalb dieser Bereiche sind die Kammerebenen wiederum in jeweils 16 Segmenten montiert. Daraus ergibt sich eine 64er Struktur, sogenannte Module (Abb. 29). Diese 64 Module werden unabhängig voneinander (parallel) ausgelesen. Ebenso finden die Datenreduktion sowie die Kodierung parallel statt. Ein zentraler Prozessor braucht dann nur noch die fertig aufbereiteten Daten von den 64 Stationen einzusammeln.




Abbildung 29: Verteilung der ROCs

²⁹Superconducting Super Collider

6.3 Digitalisierung an den Kammern

Jedes Element der Streamerkammern, bestehend aus jeweils 16 verschiedenen Zellen, ist mit einer Auslesekarte versehen. Jeder einzelne Draht innerhalb eines solchen Elementes wiederum, ist an einen in Abbildung 30 dargestellten Komparatorschaltkreis angeschlossen. Damit wird erreicht, daß am Ausgang der Schaltung eine logische 0 oder 1 anliegt, abhängig davon, ob das Drahtsignal kleiner oder größer ist als die angelegte Referenzspannung. Von nun an werden nur noch diese digitalen Signale verarbeitet.




Abbildung 30: Komparatorschaltung

Die Schaltung für die Stripsignale ist entsprechend aufgebaut, mit dem Unterschied, daß diese, bevor sie den Komparator erreichen, verstärkt werden müssen. An den Komparator schließt sich eine Synchronisationsschaltung an (Abb. 31).




Abbildung 31: Synchronisationsschaltung

Hier wird dafür gesorgt, daß sich die digitalisierten Draht- bzw. Stripsignale am Ausgang dieses Schaltkreises nur noch synchron mit einem Clock Signal ändern. Dieses Clock Signal ist identisch mit der HERA Clock. Durch den Übergang ($0 \rightarrow 1$) des Komparatorausgangs wird ein Flip-Flop gesetzt. Der Ausgang dieses Flip-Flops wird mit dem Clock Signal in einem weiteren Flip-Flop gespeichert. Eine Änderung des Eingangssignals wird synchron mit der aktiven Flanke der Clock übernommen. Damit erhält man alle 96 nsec die Information, ob innerhalb der vorherigen 96 nsec ein Kammersignal vorgelegen hat oder nicht.

An diesen Synchronisationskreis schließt sich die Pipeline an. Um, wie gesagt, die vorhandenen Informationen bis zum Eintreffen des Triggersignals nicht wieder zu verlieren, muß die Information aller Drähte in einer sogenannten Pipeline zwischengespeichert

werden. Das wird über eine hintereinander geschaltete Kette von Flip-Flops erreicht. Abbildung 32 zeigt beispielhaft diese Verbindung. Mit jedem Clock Puls wird der Inhalt aus Flip-Flop N in Flip-Flop $N + 1$ weitergegeben, während Flip-Flop N den aus Flip-Flop $N - 1$ übernimmt. Die Anzahl der vorhandenen Flip-Flops bestimmt die Zeit während der die ursprüngliche Drahtinformation noch vorhanden ist. Die Information im letzten Flip-Flop geht nach dem nächsten Clock Puls verloren.




Abbildung 32: Ausschnitt aus der Pipeline

Insgesamt sind in dieser Pipeline 31 Flip-Flops hintereinander geschaltet, so daß von jedem Draht bzw. Strip die Information der vergangenen 31 Strahlkollisionen vorhanden ist. Man sagt, die Pipeline hat eine Tiefe von 31 *bc*. Innerhalb dieser Zeit muß ein Triggersignal das System erreicht haben, damit die zum auslösenden Ereignis gehörenden Daten noch verfügbar sind.

Nebeneinander liegende Flip-Flops der letzten Stufe sind miteinander gekoppelt, so daß der Ausgang der zu Draht M gehörenden Pipeline mit dem Eingang von Draht $M - 1$ verbunden ist. Dadurch erreicht man, daß sich die Daten der jeweils letzten Stufen seriell aus einer Reihe nebeneinander liegender Drähte auslesen lassen.

Hier soll schon auf eine Besonderheit der Streamerkammern hingewiesen werden. Abhängig vom Ort innerhalb einer Kammerzelle, an der ein Streamer erzeugt wird, dauert es unterschiedlich lange bis der entsprechende Signalpuls das Drahtende und damit die Auslesekarte erreicht. Das kann dazu führen, daß ein Signal von einem Teilchendurchgang später als 96 *nsec* dort eintrifft. In der Pipeline ist diese Information dann aber um eine Stufe verschoben einsortiert. Während die Daten eines Ereignisses nominell in der Tiefe N sein sollten, gibt es einige, die sich in der Tiefe $N - 1$ befinden. Deshalb lassen sich die beiden letzten Stufen optional zusammenfassen und bilden damit sozusagen eine größere Zeitscheibe von 192 *nsec*. Realisiert wird diese Option durch ein 'ODER' und ein 'NAND' Gatter (Abb 33). Nach Bedarf läßt sich diese Option durch eine Steuerleitung ein- oder ausschalten.

Anfangen vom Synchronisationskreis bis zum hier beschriebenen Punkt befinden sich alle elektronischen Bauelemente für jeweils acht Kanäle auf einem einzigen Chip. Wiederum zwei dieser Chips mit der zugehörigen Peripherie sind auf einer Auslesekarte aufgebracht. Damit wird je Kammerelement mit 16 Kanälen eine dieser Karten benötigt. Mehrere dieser Karten können durch ein Bus-Kabel miteinander verbunden werden, um die Daten einer kompletten Kammerenebene, bestehend aus mehreren Elementen, zu erfassen. Damit werden die Daten einer solchen Ebene dann seriell ausgelesen. Abbildung 34 zeigt schematisch den sich daraus ergebenden Datenfluß.




Abbildung 33: Zusammenfassung zweier Zeitscheiben




Abbildung 34: Schematischer Datenfluß innerhalb einer Ebene

Hier soll schon eine weitere Möglichkeit der Karten erwähnt werden. Wie gesagt, werden die Daten der einzelnen Kanäle seriell aus einer Ebene ausgelesen. Dafür wird eine gewisse Zeit T benötigt. Um die Information des ersten Drahtes dieser Ebene zu gewinnen, muß ein sogenannter Strobe-Puls zu dieser Ebene gesendet werden. Dadurch gelangt diese Information zu einer Zentrale und alle weiteren Datenbits rücken um einen Platz weiter nach links. Analog gewinnt man beim nächsten Strobe-Puls das Datenbit des folgenden Drahtes. Dieses Spiel wiederholt sich bis man die Information aller Drähte gesammelt hat. Das Schema entspricht einem Schieberegister. Die für die Auslese einer Ebene benötigte Zeit ist damit abhängig von der Frequenz, mit der diese Strobe-Pulse geschickt werden und der Anzahl der Kanäle in dieser Ebene. Beträgt die Zeit zwischen zwei Pulsen $\Delta t \text{ sec}$, dann benötigt man um eine Ebene mit N Kanälen auszulesen $N \times \Delta t \text{ sec}$.

Nun kann man die Auslesekarten so einstellen, daß nicht die Daten jedes einzelnen Kanals separat durch Strobe-Pulse herausgeschoben werden müssen. Durch eine Steuerung erreicht man, daß wahlweise die Information von acht konsekutiven Kanälen vereinigt wird, indem diese Kanäle 'verodert' werden. Ist mindestens ein Bit innerhalb dieser Gruppe ungleich Null, dann ist die resultierende Information auch ungleich Null. Dadurch wird die Granularität der Streamerkammern um einen Faktor acht verschlechtert, weil

man nicht mehr weiß, welcher spezielle Kanal einen Teilchendurchgang registriert hat. Jedoch verringert sich die zum Auslesen benötigte Zeit ebenfalls um den Faktor acht, da entsprechend weniger Strobe-Pulse geschickt werden müssen. Diese Möglichkeit kann man ausnutzen, um relativ schnell einen Überblick über die Daten des Myonsystems zu gewinnen. Anhand dieser reduzierten Information kann man eventuell schon entscheiden, ob man die kompletten Daten auslesen möchte oder dieses Ereignis verwirft und die Auslese abbricht. Durch die Möglichkeit, folgenden Triggern diese Information zur Verfügung zu stellen, werden diese Bits auch 'Trigger Bits' genannt.

Das Bus-Kabel, mit dem die verschiedenen Auslesekarten einer Ebene verbunden sind, dient einerseits zum Transport der Datenbits innerhalb einer Ebene, und andererseits werden die Karten dadurch mit notwendigen Steuersignalen versorgt. Folgende Steuersignale werden benötigt:

- Referenzspannung (*Ref*)
Die Spannung, mit der das Kammersignal im Komparator verglichen wird, um es zu digitalisieren. Die Polarität der Referenzspannung ist negativ für die Drahtsignale, bzw. positiv für die Stripsignale.
- System Clock (*SysClock*)
Die Clock, mit der die Ausgangssignale der Komparatoren in die Pipelines gefüllt werden. Sie ist identisch mit der HERA Clock, damit das Einfüllen der Signale synchron mit den Teilchenkollisionen geschieht.
- Strobe-Puls (*Str*)
Je nach Kombination der beiden 'Mode Bits' erzeugen Strobe-Pulse unterschiedliche Effekte. Entweder werden durch die Strobe-Pulse die am Ende der Pipeline stehenden Daten seriell aus einer Kartenreihe herausgeschoben. Oder die Daten innerhalb einer Pipeline werden mit jedem Strobe-Puls um eine Stelle nach unten verschoben, damit sie, am Ende stehend, nachher ausgelesen werden können.
- Mode Bit 1 (*M1*), Mode Bit 0 (*M0*)
Zwei Bits, welche die Arbeitsweise der Karte bestimmen. Je nach Kombination verhält sich die Auslesekarte unterschiedlich:
 - 00 Mode 0
Das Füllen der Pipeline ist unterbrochen. Mit jedem Strobe-Puls wird die Information in den Pipelines um eine Stelle weitergeschoben.
 - 01 Mode 1
Die System Clock ist aktiviert und mit jedem Puls wird ein neuer Eintrag in die Pipeline geschoben, während alle weiteren um eine Stelle verschoben werden.
 - 10 Mode 2
Die sogenannten 'Trigger Bits' stehen am Ausgang der Pipeline zur seriellen Auslese bereit. Jeder Strobe-Puls verschiebt die Daten in dieser Kette um eine Stelle weiter.
 - 11 Mode 3
Jedes individuelle Datenbit am Ende einer Pipeline steht zur seriellen Auslese bereit. Jeder Strobe-Puls verschiebt die Daten in dieser Kette um eine Stelle.

- Aktivierung der 'Veroderung' über zwei Zeitscheiben (*EnO*)
Das Signal, mit dem das 'ODER' zweier konsekutiver Zeitscheiben aktiviert wird.
- Serieller Eingang (*SerIn*)
Werden mehrere Auslesekarten miteinander verbunden, so muß der Datentransfer durch verschiedene Karten ermöglicht werden. Der serielle Eingang nimmt die Daten der benachbarten Karte auf.
- Serieller Ausgang (*SerOut*)
Entsprechend dem seriellen Eingang ist das der Ausgang, aus dem die Kammerdaten aus einer Karte herausgeführt werden.

Da die Entfernung zwischen Steuereinheit und Auslesekarten im Experiment mit bis zu 30 Metern relativ groß sein kann, werden alle genannten Signale in differentiell getriebener Form übertragen. Es wird ein 20-poliges Flachbandkabel verwendet.

Nachdem die gewünschten Referenzspannungen anliegen und, je nach Wahl, die 'Veroderung' der beiden letzten Zeitscheiben aktiviert ist, besteht die Datennahme innerhalb einer Ebene aus der steten Abfolge der in Abbildung 35 dargestellten Sequenz.




Abbildung 35: Auslesezyklus einer Streamerkammer-Ebene

Die schraffiert dargestellten Verbindungen erlauben den sofortigen Übergang in den Grundzustand nach einem frühzeitigen Abbruchbefehl.

6.3.1 Schnelle Triggersignale

Ein spezieller Anschluß auf den Auslesekarten erlaubt den Abgriff schneller Triggersignale. Von jedem 'Gate Array', welches die Daten von acht Kanälen verarbeitet, ist das logische 'ODER' der acht Synchronisationsausgänge abgreifbar. Über einen Steckverbinder sind diese beiden Signale einer Karte entweder getrennt, oder wiederum zu einem gesamten 16-fachen 'ODER' zusammengefaßt an einer Karte verfügbar. Die zweite Möglichkeit wird bei H1 realisiert. Hat dann einer der 16 Drähte einer Auslesekarte einen Teilchendurchgang registriert, ergibt sich bei Einspeisung der Daten in die Pipeline ein

Triggersignal. Die Triggersignale sind mit der HERA Clock synchronisiert. Die Triggerausgänge aus mehreren Kammerlagen werden weiterverarbeitet. Über weitere elektronische Verknüpfungen der einzelnen Signale lassen sich dann komplexere Triggerschaltungen realisieren.

6.4 Das Bus-Terminal

Innerhalb eines Moduls befinden sich mehrere Streamerkammer-Ebenen. Die Daten der verschiedenen Ebenen werden parallel ausgelesen. Dafür müssen die einzelnen Bus-Kabel zusammengeführt werden. Dies geschieht mittels eines sogenannten Bus-Terminals. Das Bus-Terminal stellt die Verbindung zwischen den einzelnen Ebenen des Moduls und der verantwortlichen Steuereinheit her. Die Steuereinheit wird im folgenden *ROC*³⁰ genannt werden. Die Beschreibung folgt in einem weiteren Kapitel. Die oben erwähnten Steuerleitungen sind für alle Ebenen innerhalb eines Moduls identisch. Sie werden zentral von einem *ROC* zur Verfügung gestellt. Darüber hinaus existiert für jede Ebene eine Datenleitung zwischen *ROC* und Bus-Terminal. Aufgabe des Bus-Terminals ist es, jede einzelne Ebene mit diesen Signalen zu versorgen und ihre Daten an den *ROC* weiterzuleiten. Die Verbindung zwischen *ROC*, Bus-Terminal und den Kammerebenen ist in Abbildung 36 veranschaulicht.




Abbildung 36: Die Verbindung *ROC* - Bus-Terminal - Kammerebenen

Die Verbindung zum *ROC* besteht aus zwei 34-adrigen Flachbandkabeln, und die Verbindung zu den einzelnen Ebenen aus je einem 20-adrigen Kabel. Tabelle 8 gibt Auskunft über die Signalbelegung der Kabel für die Verbindung *ROC* - Bus-Terminal.

³⁰ReadOut Controller

Kabel 1				Kabel 2			
Pin	Signal	Signal	Pin	Pin	Signal	Signal	Pin
34	D_0^-	D_0^+	33	34	D_{12}^-	D_{12}^+	33
32	D_1^-	D_1^+	31	32	D_{13}^-	D_{13}^+	31
30	D_2^-	D_2^+	29	30	D_{14}^-	D_{14}^+	29
28	D_3^-	D_3^+	27	28	D_{15}^-	D_{15}^+	27
26	D_4^-	D_4^+	25	26	D_{16}^-	D_{16}^+	25
24	D_5^-	D_5^+	23	24	D_{17}^-	D_{17}^+	23
22	D_6^-	D_6^+	21	22	D_{18}^-	D_{18}^+	21
20	D_7^-	D_7^+	19	20	D_{19}^-	D_{19}^+	19
18	D_8^-	D_8^+	17	18	D_{20}^-	D_{20}^+	17
16	D_9^-	D_9^+	15	16	D_{21}^-	D_{21}^+	15
14	D_{10}^-	D_{10}^+	13	14	D_{22}^-	D_{22}^+	13
12	D_{11}^-	D_{11}^+	11	12	D_{23}^-	D_{23}^+	11
10	$\overline{SCK^-}$	$\overline{SCK^+}$	9	10	$M0^-$	$M0^+$	9
8	$\overline{STR^-}$	$\overline{STR^+}$	7	8	$M1^-$	$M1^+$	7
6	ENO^-	ENO^+	5	6	N/C	N/C	5
4	EDI^-	EDI^+	3	4	EDI^-	EDI^-	3
2	$WREF^-$	$WREF^+$	1	2	$SREF^-$	$SREF^-$	1

Tabelle 8: Steckerbelegung von *ROC* und Bus-Terminal

Die Bedeutung der noch nicht erwähnten Signalnamen wird im weiteren Verlauf erklärt werden. Alle Signale werden in differentiell getriebener Form übertragen. Dazu werden Leitungstreiber und Empfänger des Typs MC3486, MC3487 verwendet.

Das Bus-Terminal selber besteht aus acht Elektronikarten in einem Rahmen im Standard 'Europa Format'. Die Karten stecken in fest definierten Positionen (1,3,4,5,6,7,8,9). An der Rückwand ist ein Bus-System installiert, auf dem der Datentransfer innerhalb des Terminals stattfindet. Auf der Rückseite befinden sich die Stecker für den Anschluß der Bus-Kabel zu den verschiedenen Kammerebenen. Maximal 24 Ebenen können an ein Bus-Terminal angeschlossen werden. Zwei der Karten nehmen die Kabel zum *ROC* auf und tragen den Namen 'Controller Connect' (CoCo). Sie befinden sich an den Positionen vier und sieben. Die Zuordnung der Kabel lautet:

$$\text{Kabel 1} \rightarrow \text{Slot 4 und Kabel 2} \rightarrow \text{Slot 7} \quad (23)$$

Auf diesen Karten werden die differentiellen Steuersignale in TTL Signale konvertiert. Danach werden sie über die Rückwand an sogenannte 'FanOut'-Karten weiterverteilt. Diese 'FanOut'-Karten haben die Aufgabe, jede einzelne Ebene mit den benötigten Signalen zu versorgen. Sie sind alle identisch gebaut und somit untereinander austauschbar. Je zwei 'FanOut'-Karten werden für acht Bus-Leitungen benötigt. Dabei bestimmt der Steckplatz innerhalb des Terminals, welche Signale für welche Bus-Leitungen verarbeitet werden. Tabelle 9 gibt einen Überblick über Verteilung und Aufgabe der Karten. An den rückwärtigen Steckern liegen die Signale dann wieder in differentieller Form vor. Aus dieser Tabelle ist ersichtlich, daß die Bus-Leitungen 0 bis 15 die Verbindung zu Ebenen herstellen, die zur Auslese der Drähte dienen. Die Leitungen 16 bis 23 werden

an Ebenen angeschlossen, durch die die Strips ausgelesen werden. Da die zugehörigen Referenzspannungen unterschiedliche Polarität haben, darf eine Vertauschung zwischen diesen beiden Gruppen nicht stattfinden.

Ebene 0 - 15 → Drahtauslese
 Ebene 16 - 23 → Stripauslese

Steckplatz	Signale	Bus-Leitungen
1	$M0, M1, WREF$	0 - 7
3	$\overline{SCK}, \overline{STR}, ENO, WREF$	0 - 7
5	$M0, M1, WREF$	8 - 15
6	$\overline{SCK}, \overline{STR}, ENO, WREF$	8 - 15
8	$M0, M1, SREF$	16 - 23
9	$\overline{SCK}, \overline{STR}, ENO, SREF$	16 - 23

Tabelle 9: Verteilung der FanOut Karten

Die Verarbeitung der Datensignale erfordert etwas mehr Aufwand. Wie später noch ausführlich diskutiert werden wird, ist es nicht nur möglich, Daten von den verschiedenen Ebenen zu einer Zentrale (den *ROCs*) zu schicken. Es besteht auch die Möglichkeit, Daten von einem *ROC* zu den Auslesekarten zu senden. Deshalb müssen die Datenleitungen bidirektional betrieben werden können. Die Datenrichtung wird durch das Signal *EDI* definiert. Jedes Bus Kabel hat zwei Paar Leitungen für den Datenfluß (*SeriellIn* und *SeriellOut*). Die Verknüpfung dieser Leitungen mit den Datenleitungen vom *ROC* ist an einem Beispiel in Abbildung 37 gezeigt.




Abbildung 37: Umschaltung der Datenrichtung

Abschließend gibt Abbildung 38 nochmals einen Überblick über die gesamte Funktion des Bus-Terminals. Außer den hier diskutierten Einschüben kann zusätzlich noch ein weiteres Modul in das Bus-Terminal eingesetzt werden. Dieses wird jedoch nicht für die Datennahme benötigt, sondern dient zur Überwachung der Temperatur und der Niederspannungsversorgung im Myonsystem. Diese Funktionen werden im Kapitel über die sogenannte 'Slow Control' diskutiert.




Abbildung 38: Schematische Übersicht über das Bus-Terminal

6.5 Datensammlung und Reduktion durch den ROC

Die digitale Information von etwa 140.000 Kanälen muß in möglichst kurzer Zeit verarbeitet werden. Dabei sind in einem Ereignis nur jeweils die Kanäle, die ein Signal registriert haben, von Interesse. Für jeden dieser Kanäle wird eine eindeutige Adresse erzeugt, aus der die Position dieses Drahtes bzw. Strips rekonstruiert werden kann. Alle anderen Kanäle die kein Signal registriert haben, werden als solche erkannt und nicht weiter berücksichtigt. Damit wird für die 'Null-Unterdrückung' und für die Kodierung der Daten gesorgt. Die fertig aufbereiteten, kodierten Daten werden dann in geeigneter Form dem nachfolgenden Prozessor zur Verfügung gestellt.

Für diese umfangreichen und anspruchsvollen Aufgaben wurde von uns ein spezielles Elektronikmodul entwickelt. Der sogenannte ROC ist über das Bus-Terminal mit den Auslesekarten an den Streamerkammern verbunden. Er ist sowohl für die Steuerung dieser Karten verantwortlich als auch für das Sammeln und Verarbeiten der dort verfügbaren Informationen.

Um diese Arbeit in genügend kurzer Zeit zu leisten, werden insgesamt 64 dieser ROCs zur Auslese des Streamerkammersystems eingesetzt. Jeder von ihnen übernimmt die Auslese eines Moduls. Die Verteilung der Module ist aus Abbildung 29 ersichtlich. Ihre Arbeit verrichten sie parallel und unabhängig voneinander. Bevor im folgenden die Funktionsweise des ROC ausführlich beschrieben wird, sei nun noch einmal kurz der typische Zyklus der Datennahme zusammengefaßt:

Im Ruhezustand werden die Datenpipelines an den Kammern alle 96 nsec mit einer neuen Information gefüllt. Nach einem Trigger wird dieses Füllen sofort gestoppt, wobei sich die zum Trigger auslösenden Ereignis gehörenden Daten an einer gewissen Stelle in dieser Pipeline befinden. Von dort müssen sie bis an das Ende der Pipeline verschoben werden, um dort zur Auslese zur Verfügung zu stehen. Sobald dies geschehen ist, werden von dort zunächst die 'Trigger-Bits' und anschließend die 'Daten-Bits' seriell aus den Ebenen herausgeschoben. Die Auslese geschieht innerhalb einer Ebene seriell, aber für die verschiedenen Ebenen eines Moduls parallel.

Die für jeden Draht (Strip) eindeutige Adresse ergibt sich aus der Ebenennummer in einem Modul, sowie aus der Nummer des Drahtes innerhalb dieser Ebene.

Es können maximal 16 Ebenen zur Drahtauslese und 8 Ebenen zur Stripauslese an einen ROC angeschlossen werden. Im entsprechenden Zustand wird durch Strobe-Pulse jeweils ein Bit von jeder Ebene zu diesem ROC geschickt, wobei die Anzahl dieser Pulse mitgezählt wird. Damit erreicht ihn nach jedem Strobe-Puls eine aus 24 Bits bestehende Information. Falls mindestens eines dieser Bits ungleich Null ist, wird das komplette 24-Bit Wort mitsamt dem Inhalt des oben erwähnten Zählers in einem Zwischenspeicher, ein sogenanntes FIFO,³¹ festgehalten (im weiteren Verlauf $FIFO_{Input}$ genannt).

Ein weiterer Logikblock verarbeitet den Inhalt dieses FIFOs. Er untersucht jedes Bit des gespeicherten 24-Bit Wortes. Wird eine Eins gefunden, erkennt er aus der Position des entsprechenden Bits, zu welcher Ebene diese Information gehört. Die entsprechende Ebenennummer wird dann zusammen mit dem zugehörigen Zählerinhalt in einem weiteren FIFO, dem $FIFO_{Output}$, gespeichert. Diese FIFO enthält somit die kompletten Adressen aller gefeuerten Drähte innerhalb eines Modules.

³¹Fist-In First-Out

6.5.1 Die Referenzspannungen

Zur Digitalisierung der Draht- bzw. Strip-Signale werden die dort über einen Widerstand abfallenden Spannungen mit einer Referenzspannung verglichen. Ist diese Spannung größer als diese Referenzspannung, bedeutet das, daß ein Teilchen das entsprechende Kammervolumen durchquert hat, und es wird ein Signal erzeugt.

Die Referenzspannungen werden durch zwei Digital-Analog Konverter auf dem *ROC* erzeugt. Durch den einen wird die Referenzspannung für die Drahtsignale erzeugt, der andere liefert die Referenzspannung für die Strips. Ein solcher Konverter setzt eine digitale Information in ein analoges Signal um.

Auf dem *ROC* werden zwei Konverter des Typs *AD558* verwendet. Sie besitzen beide ein 8-Bit Register, in welches entsprechend eine Zahl von 0 bis 255 geschrieben werden kann. Abhängig vom Inhalt dieses Registers kann die Ausgangsspannung in einem Bereich von $0 \dots + 2,55 \text{ Volt}$ variiert werden. Da die Strip-Signale negative Polarität besitzen, ist es notwendig, die Polarität der zugehörigen Referenzspannung zu invertieren. Deshalb ist der Ausgang des entsprechenden Konverters mit einem speziellen Baustein, einem *INA105*, verbunden, der diese Aufgabe übernimmt.

Der Spannungsabfall der Drahtsignale über dem auf den Auslesekarten installierten Widerstand (220Ω) beträgt bei einem Teilchendurchgang etwa $130 - 200 \text{ mV}$. Um diesen Bereich durch die Referenzspannung mit guter Granularität abzudecken, werden die auf dem *ROC* erzeugten Spannungen im Bus-Terminal auf ein Zehntel ihres ursprünglichen Wertes reduziert.

Die somit über den *ROC* auf den Auslesekarten einzustellenden Referenzspannungen können folgendermaßen variiert werden:

$$\begin{aligned} V_{Ref}^{Draht} &= 0 \dots + 255 \text{ mV} \\ V_{Ref}^{Strip} &= 0 \dots - 255 \text{ mV} \end{aligned}$$

6.5.2 Der Mode Controller

Der sogenannte 'Mode Controller' übernimmt die Steuerung des Auslesezykluses. Er besteht aus einem einzigen Baustein, einem *GAL20V8*. Ein *GAL*³² ist ein programmierbarer Elektronikbaustein. Die Verwendung solcher Bausteine bietet eine Vielzahl von Vorteilen gegenüber der Verwendung herkömmlicher diskreter Logik. Ein nicht zu vernachlässigender Vorteil ist schon allein der geringere Platzbedarf gegenüber komplexen Schaltungen aus vielen verschiedenen Bausteinen. Eng damit verbunden ist häufig auch ein nicht unerheblicher Zeitgewinn, da mit größer werdender Anzahl von Bausteinen auch entsprechend mehr Gatterlaufzeiten anfallen. Der vielleicht wichtigste Vorteil ist aber wohl die vereinfachte Entwicklungsarbeit bei der Verwendung dieser Elemente. Anhand verfügbarer Computerprogramme läßt sich das aus den implementierten Verknüpfungen resultierende Verhalten schon überprüfen bevor der entsprechende Baustein überhaupt programmiert wurde. Das betrifft sowohl die Logik als auch sogar das Zeitverhalten. Ferner ist es auch in einem späteren Stadium der Entwicklung noch möglich, Änderungen vorzunehmen ohne eine komplette Schaltung zu erneuern. Es genügt, den entsprechenden *Gal* neu zu programmieren.

Diese Eigenschaften haben uns dazu bewogen, solche Bausteine an verschiedenen Stellen zu verwenden. Dabei wurden sowohl einfache kombinatorische Verknüpfungen,

³²Generic Array Logic

als auch recht komplexe 'Finite State Machines' realisiert.

Der 'Mode Controller' ist als 'Finite State Machine' konzipiert. Sie besteht aus insgesamt 14 Zuständen. Diese Zustände sind durch den Zustand der acht Ausgangsleitungen definiert. Diese Ausgangsleitungen haben die folgende Bedeutung:

AUSGANGSSIGNALE

1 *NENS* (Enable Strobe Signal)

Aktiviert das Strobe-Signal. Je nach Zustand der Auslesekarten (durch *M0* und *M1* bestimmt) werden durch dieses Signal die Daten innerhalb der Pipeline verschoben oder die Daten aus einer Ebene herausgeschoben. Die Logik des Signales *NENS* ist invertiert. Das heißt: $NENS = 0 \rightarrow$ Strobe aktiviert bzw. $NENS = 1 \rightarrow$ Strobe deaktiviert.

2,3 *M0, M1* (Mode Bits 0 und 1)

Diese beiden Leitungen definieren den Arbeitszustand der Auslesekarten und wurden im entsprechenden Kapitel erklärt.

4 *NINT* (Interrupt request)

Aktivieren der Interruptleitung. Wenn dieser Interrupt nicht durch das Kommando-Register maskiert ist, löst dieses Signal einen Interrupt auf den VMEBus aus. Die Logik des Signales *NENS* ist invertiert. $NINT = 0 \rightarrow$ Interrupt bzw. $NINT = 1 \rightarrow$ kein Interrupt.

5 *NLOC* (Load Counter)

Laden des Zählers mit dem Inhalt eines bestimmten Registers. Mit der aufsteigenden Flanke dieses Signals wird der Inhalt des Registers in den Zähler übernommen.

6 *EDI* (Enable Data In)

Definition der Datenrichtung. Wenn dieses Signal aktiv (1) ist, werden Daten von den Kammern zum *ROC* übertragen. Andernfalls vom *ROC* zu den Kammern.

7 *NCLC* (Clear Command Register)

Löschen des Kommando-Registers, welches die beiden Leitungen *CM1* und *CM0* in den 'Mode Controller' einspeist. Die Logik des Signales *NCLC* ist invertiert. $NCLC = 0 \rightarrow$ Löschen des Registers.

8 *NREF* (Reset *FIFO_{Input}*)

Löschen der FIFOs, in welche die von den Kammern kommenden Daten zwischengespeichert werden. Die Logik des Signales *NREF* ist invertiert. $NINT = 0 \rightarrow$ Löschen der FIFOs.

Entsprechend werden Übergänge zwischen den verschiedenen Zuständen bei Bedarf durch definierte Kombinationen der Eingangssignale herbeigeführt. Der 'Mode Controller' besitzt die folgenden Eingangssignale:

EINGANGSSIGNALE

1. *RESET* (Reset 'Mode Controller')

Dieses Signal erzwingt den Übergang aus jedem beliebigen Zustand in den Grundzustand 1. Wenn die Auslese zu einem frühen Zeitpunkt abgebrochen wird, erfolgt durch dieses Signal der sofortige Übergang in den Ruhezustand.

2. *RUN* (Aktivierung der Datennahme)
Dieses Signal zeigt an, daß die Datennahme gestartet wurde.
3. *ENPL* (Enable Pipeline)
Hiermit wird angezeigt, daß die Pipelines gefüllt werden sollen. Entsprechend bedeutet der Übergang nach 0 das Auftreten eines Triggersignals, wodurch die Auslese gestartet wird.
4. *RTB* (Read Trigger Bits)
Anzeige, ob jeweils auch die 'Trigger Bits' ausgelesen werden sollen.
5. *CSTOP* (Counter Stop)
Hierdurch wird vom Zähler mitgeteilt, daß dieser einen Zyklus beendet hat.
6. *OMT* (One, More Timeslices)
Bei Bedarf lassen sich mehrere Zeitscheiben der Pipelines getrennt auslesen. Das wird dem 'Mode Controller' durch dieses Signal mitgeteilt.
7. *CM0, CM1* (Command Signal 0,1)
In den Fällen, in denen mehrere Zeitscheiben ausgelesen werden, teilt der 'Mode Controller' durch Aktivierung des Signals NINT mit, daß ein Zyklus beendet wurde. Die Daten einer Zeitscheibe wurden von den Auslesekarten zum *ROC* übertragen. Durch die beiden Steuersignale *CM0, CM1* wird gesteuert, ob die Daten einer weiteren Zeitscheibe ausgelesen werden sollen oder nicht.

Für einen Auslesezyklus sind drei Zahlen von essentieller Bedeutung. Nachdem das Füllen der Pipelines unterbrochen wurde, befinden sich die Daten an einer gewissen Stelle in den Pipelines. Von dort müssen sie bis ans Ende geschoben werden. Im Zustand $M1 = 0, M0 = 0$ werden die Daten mit jedem Strobe-Puls um eine Stelle verschoben. Die Zahl der dafür benötigten Pulse wird im weiteren Verlauf mit N_{Step} bezeichnet.

Sobald die Daten dann am Ende anstehen, werden im Zustand $M1 = 1, M0 = 1$ die 'Daten Bits' seriell aus jeder Ebene herausgeschoben. Mit jedem Strobe-Puls gewinnt man die Information eines Drahtes aus jeder angeschlossenen Ebene. Um alle Daten einer Ebene auszulesen, werden entsprechend viele Strobe-Pulse benötigt. Die Anzahl der in einer Ebene vorhandenen Kanäle wird N_{Data} genannt. Die Anzahl der Kanäle in den einzelnen, an einen *ROC* angeschlossenen Ebenen, kann durchaus verschieden sein. Um alle Daten aller Ebenen auslesen zu können, entspricht N_{Data} der maximalen Anzahl von Kanälen der angeschlossenen Ebenen. Werden mehr Strobe-Pulse zu einer Ebene geschickt als Kanäle vorhanden sind, sorgt ein an den einzelnen Bus-Leitungen angeschlossener Abschlußwiderstand dafür, daß alle weiteren Datenbits logisch Null sind.

Werden im Zustand $M1 = 1, M0 = 0$ entsprechend die 'Trigger Bits' ausgelesen, gilt entsprechendes. Es müssen N_{Trig} Strobe-Pulse geschickt werden, um alle Trigger Daten zu gewinnen. Da ein 'Trigger Bit' aus einem 'ODER' über acht Kanälen besteht, gilt $N_{Trig} = \frac{1}{8} \cdot N_{Data}$

Diese drei Zahlen ($N_{Step}, N_{Data}, N_{Trig}$) werden bei der Initialisierung der *ROC*'s in drei verschiedene Register ($Reg_{Step}, Reg_{Data}, Reg_{Trig}$) geladen. Diese Register bestehen alle aus IC-Bausteinen des Typs *ACT823* und besitzen eine Breite von neun Bit. Damit können die Zahlen 0 – 511 in ihnen gespeichert werden. Durch eine spezielle 'Enable' Leitung können die Ausgänge dieser ICs entweder aktiviert oder deaktiviert werden. Durch einen

Demultiplexer (*HCT138*) wird erreicht, daß jeweils nur die Ausgänge eines Registers nach folgendem Schema aktiviert werden:

M1	M0	Aktives Register
0	0	<i>RegStep</i>
1	0	<i>RegTrig</i>
1	1	<i>RegData</i>

Die Ausgänge dieser Register sind mit den Eingängen eines aus drei Bausteinen des Typs *HCT191* aufgebauten Zählers verbunden. Dieser Zähler übernimmt mit dem Signal *NLOC* die anliegende Information. Durch jeden Strobe-Puls wird der Inhalt des Zählers um Eins erniedrigt, und bei Erreichen der Null wird das Signal *CSTOP* erzeugt.

Damit kann nun der in Abbildung 39 dargestellte Funktionsablauf des 'Mode Controllers' während eines Auslesezykluses erklärt werden:

1. Grundzustand, der jeweils nach Einschalten der Spannungsversorgung und nach jedem 'Clear' Signal erreicht wird. Sobald die Signale *ENPL* und *RUN* Eins sind, findet der Übergang in den Zustand 2 statt.
2. Die Datennahme wurde gestartet. Die Pipelines auf den Auslesekarten werden alle 96 *nsec* mit einem neuen Wert gefüllt. Durch das Auftreten eines Triggers geht das Signal *ENPL* von Eins nach Null über und löst damit den Übergang in den Zustand 3 aus.




Abbildung 39: Auslesezyklus des 'Mode Controllers'

3. Einleiten des Ladens für den Zähler mit dem Inhalt aus Register Reg_{Step} .
4. Das Laden des Zählers mit dem Inhalt aus Register Reg_{Step} wird beendet. Der Inhalt dieses Zählers beträgt nun N_{Step} .
5. Aktivierung des Strobe-Pulses. Mit jedem Strobe-Puls werden nun die Daten innerhalb der Pipelines verschoben und der Inhalt des Zählers jeweils um Eins erniedrigt. Dieser Zustand wird so lange beibehalten bis durch das Signal $CSTOP$ mitgeteilt wird, daß der Zähler die Null erreicht hat. Dann wird der nächste Zustand (6) erreicht.
6. Deaktivierung des Strobe-Signals und weiterer Übergang in den nächsten Zustand.
7. Umschalten der 'Mode Bits'. Durch RTB wird entschieden, ob die 'Trigger Bits' ausgelesen werden oder nicht. $RTB = 1$ bedeutet, daß die 'Trigger Bits' ausgelesen werden, und es folgt der Übergang in Zustand 8. Andernfalls wird als nächstes der Zustand 11 erreicht.
8. Einleiten des Ladens für den Zähler mit dem Inhalt aus Register Reg_{Trig} .
9. Das Laden des Zählers mit dem Inhalt aus Register Reg_{Trig} wird beendet. Der Inhalt dieses Zählers beträgt nun N_{Trig} . Gleichzeitig wird das Strobe-Signal aktiviert, wodurch nun die serielle Auslese der 'Trigger-Bits' beginnt. Der Inhalt des Zählers wird wieder mit jedem Strobe-Puls dekrementiert. Durch das Auftreten von $CSTOP$ wird das Ende dieser Sequenz angezeigt, und es geht weiter in Zustand 10.
10. Deaktivierung des Strobe-Signals und Übergang in den nächsten Zustand.
11. Einleiten des Ladens für den Zähler mit dem Inhalt aus Register Reg_{Data} .
12. Umschalten der 'Mode Bits'. Dadurch liegt am Eingang des Zählers nun der Inhalt von Register Reg_{Data} an.
13. Gleichzeitig wird der Wert N_{Data} in den Zähler geschrieben und das Strobe-Signal aktiviert. Analog zu Zustand 9 werden nun die 'Daten Bits' von den Auslesekarten ausgelesen. Sobald der Zähler die Null erreicht hat, wird der Zustand verlassen. Abhängig von dem Signal OMT entscheidet sich welcher Zustand nun folgt. Ist OMT logisch Null dann bedeutet das, daß keine weitere Zeitscheibe der Pipelines ausgelesen werden soll und der Auslesezyklus beendet ist. Es folgt der Übergang in Zustand 1. Wenn OMT jedoch logisch Eins ist, so ist das gleichbedeutend mit der Forderung, daß eine weitere Zeitscheibe ausgelesen wird. In diesem Fall geht es mit Zustand 14 weiter.
14. Dieser Zustand kann nur erreicht werden, wenn mehrere Zeitscheiben ausgelesen werden sollen und ein Zyklus beendet wurde. Hier wird das Interruptsignal $NINT$ aktiviert. Vom Computer aus wird durch Setzen eines Registers entschieden, mit welchem Zustand es weitergeht. Soll noch eine weitere Zeitscheibe ausgelesen werden, ($CM0 = 1, CM1 = 0$) so erfolgt der Übergang in Zustand 3. Andernfalls wird durch setzen von $CM1 = 1$ mitgeteilt, daß die komplette Sequenz beendet werden soll, und es geht wieder in Zustand 1 weiter. Sollen mehrere konsekutive Zeitscheiben ausgelesen werden, so muß jeweils beachtet werden, daß der Inhalt von Register Reg_{Step} entsprechend gesetzt wurde.

Übergänge zwischen den verschiedenen Zuständen finden synchron mit der aktiven Flanke einer angelegten Taktfrequenz statt. Ist in einem Zustand die geforderte Bedingung erfüllt, so findet der entsprechende Übergang mit der nächsten aktiven Flanke dieses Taktes statt. Als Taktsignal für den 'Mode Controller' wird die HERA Clock verwendet. Damit wird erreicht, daß sich die Kontrollsignale an den Auslesekarten synchron mit den Teilchenkollisionen ändern.

In Zustand 2 wartet das System auf das Eintreffen des Triggersignals. Sobald das Signal *ENPL* logisch Null wird, startet die Auslesesequenz. Alle 96 *nsec* wird ein neuer Zustand erreicht. Ausgenommen davon sind die Zustände 5, 9, und 13. Hier muß gewartet werden, bis der Zähler durch sein Signal *CSTOP* den Übergang in den jeweils nächsten Zustand erlaubt. Damit läßt sich die Zeit T_{Trans} berechnen, die benötigt wird, um alle Daten von den Kammern zum *ROC* zu transferieren. Es gilt:

$$T_{Trans} = 14 \times T_{Takt} + (N_{Step} + \frac{9}{8}N_{Data}) \times T_{Strobe} \quad (24)$$

mit:

T_{Takt}	Periode der Taktfrequenz
T_{Strobe}	Periode der Strobe-Frequenz
N_{Step}	Anzahl der Verschiebungen innerhalb der Pipeline
N_{Data}	Maximale Anzahl von Kanälen innerhalb einer Ebene

Die Übertragung der 'Trigger Bits' beansprucht entsprechend weniger Zeit. Für diese Zeit T_{Trig} gilt mit entsprechenden Bezeichnungen:

$$T_{Trig} = 9 \times T_{Takt} + (N_{Step} + \frac{1}{8}N_{Data}) \times T_{Strobe} \quad (25)$$

Die Zeit T_{Takt} ist durch die HERA Clock zu 96 *nsec* vorgegeben. Die Anzahl der Verschiebungen N_{Step} innerhalb der Pipeline wird durch die Verzögerung der Triggerentscheidung festgelegt, und liegt im Bereich $\sim 1 - 10$. Die sich damit ergebende Abhängigkeit für T_{Trans} und T_{Trig} von N_{Data} ist in Abbildung 40 für verschiedene Strobe-Perioden ($T_{Strobe} = 400, 600, 800 \text{ nsec}$) graphisch aufgetragen. Als typischer Wert wurde $N_{Step} = 4$ gewählt.





Abbildung 40: Zeitbedarf für den Datentransfer Kammer - ROC

6.5.3 Die Strobe-Frequenz

Die Einstellung der Strobe-Frequenz hängt von den Signallaufzeiten vom *ROC* bis zu den Auslesekarten ab. Zur Erklärung der Zusammenhänge muß zunächst der Mechanismus des Datentransfers von den Kammern zur Elektronik erklärt werden.




Abbildung 41: Schaltungslogik für den Datentransfer Kammer - *ROC*

Der Aufbau der für diesen Datentransfer verantwortlichen Logik ist in Abbildung 41 dargestellt. Die invertierten Datenleitungen \overline{D}_i einer jeden angeschlossenen Kammerebene sind sowohl mit dem $FIFO_{Input}$, als auch mit dem Eingang eines invertierenden 'UND'-Gatters verbunden. Damit wird der Ausgang dieses Gatters logisch Eins sobald mindestens eine Datenleitung ein positives Signal (logisch Null) besitzt. Der Ausgang dieses Gatters ist mit dem Eingang eines D-FlipFlops verbunden, welches mit dem Strobe-Signal STR getaktet wird. \overline{Q} , der invertierte Ausgang dieses FlipFlops wiederum, bildet einen der beiden Eingänge eines 'ODER'-Gatters. Der andere Eingang ist an das invertierte Strobe-Signal \overline{STR} angeschlossen. Letzlich ist dann der Ausgang des 'ODER'-Gatters mit dem Schreibpuls-Eingang des FIFOs verbunden. Dieses FIFO übernimmt die an seinen Dateneingängen anliegenden Daten mit der positiven Flanke des Schreibpulses.

Der Datentransfer von den Auslesekarten in dieses FIFO funktioniert nun folgendermaßen: Durch die negative Flanke des invertierten Strobe-Signals \overline{STR} wird von jeder Kammerebene jeweils die Information eines Kanals auf die entsprechende Datenleitung gelegt. Dabei entsteht eine gewisse Zeitverzögerung Δt durch Kabelllaufzeiten. Das auf dem *ROC* generierte Strobe-Signal muß seinerseits den Weg bis zu den Kammern

zurücklegen, und entsprechend müssen die Daten ebenfalls zum *ROC* gelangen. Hatte nun mindestens ein Kanal einen Teilchendurchgang registriert, dann ist der Eingang des FlipFlops nach der Zeit Δt logisch Eins. Dadurch wird sein Ausgang \overline{Q} mit der nächsten positiven Strobe-Flanke *STR* logisch Null, und mit der aufsteigenden Flanke von \overline{STR} übernimmt das FIFO die Daten an seinen Eingängen. Im Gegensatz dazu bleibt in den Fällen, in denen kein Kanal ein Signal registriert hat, der \overline{Q} - Ausgang des FlipFlops logisch Eins, und es resultiert kein Schreibpuls für das FIFO. Damit werden nur solche Informationen in dieses *FIFO_{Input}* geschrieben, die einem Signal in mindestens einer Ebene entsprechen. Alle irrelevanten Daten werden sofort verworfen.

Das Zeitverhalten für diesen Prozess ist schematisch in Abbildung 42 dargestellt. Zum Zeitpunkt 1 werden die Daten durch die abfallende Flanke des \overline{STR} Signals von den Kammern abgerufen. Nach der Zeit Δt sind die Daten am *ROC* verfügbar. Nach einer Periode T_{Strobe} wird das FlipFlop getaktet und abhängig von *D* ändert sich \overline{Q} . Wurde ein Datensignal registriert, so ergibt sich mit \overline{STR} der Schreibpuls für das *FIFO_{Input}*.




Abbildung 42: Zeitverhalten der Datenübertragung

Aus diesem Zeitverhalten ergibt sich ein Zusammenhang zwischen der Strobe-Frequenz T_{Strobe} und der Verzögerung durch die Kabelllaufzeiten Δt . Es müssen gleichzeitig zwei Bedingungen erfüllt werden:

1. $\Delta t \leq T_{Strobe}$

Die Daten, die zum Zeitpunkt 1 von den Kammern abgerufen wurden, müssen zum Zeitpunkt 2 spätestens eingetroffen sein, damit gemeinsam durch den Ausgang des FlipFlops und \overline{STR} die Daten in das *FIFO_{Input}* geschrieben werden können.

2. $\Delta t \geq \frac{1}{2} \cdot T_{Strobe}$

Damit auch wirklich die Daten in das *FIFO_{Input}* gelangen, die den Schreibpuls ausgelöst haben, dürfen die zum Zeitpunkt 2 abgerufenen nächsten Daten nicht vor 3 den *ROC* erreichen, da sonst sie in das FIFO gelangen würden und damit die anderen verloren wären.

Damit muß also sichergestellt werden:

$$\frac{1}{2} \cdot T_{Strobe} \leq \Delta t \leq T_{Strobe} \quad (26)$$

Die Zeit Δt , und damit die einzustellende Strobe-Frequenz, hängt von den Signallaufzeiten vom *ROC* bis zu den Kammern inklusive der Durchlaufzeit durch das Bus-Terminal ab. Die Signale werden mit einer Geschwindigkeit V_{Kabel} durch die Kabel übertragen. Die Verzögerung durch das Bus-Terminal beträgt etwa 35 nsec . Bei einer Kabellänge von L Metern benötigt das Strobe-Signal damit die Zeit $t_{RK} = V_{Kabel} \times L + 35 \text{ nsec}$ bis es die Auslesekarten erreicht hat. Die Datensignale sind dann entsprechend nach der Zeit $\Delta t = 2 \times t_{RK}$ am *ROC* verfügbar. Die Übertragungsgeschwindigkeit durch die von uns verwendeten Flachbandkabel beträgt $V_{Kabel} = 5 \text{ nsecm}^{-1}$. Damit ergibt sich bei einer Kabellänge von L Metern für die Zeit Δt :

$$\Delta t = 10 \times L + 70 \text{ [nsec]} \quad (27)$$

Die Strobe-Frequenz T_{Strobe} läßt sich in einem Bereich von 200 nsec bis 1200 nsec in Abständen von 200 nsec variieren. Die für verschiedene Kabellängen einzustellende Frequenz ist aus Tabelle 10 abzulesen:

T_{Strobe}	Kabellänge L
200	$3\text{m} < L < 13\text{m}$
400	$13\text{m} < L < 33\text{m}$
600	$23\text{m} < L < 53\text{m}$
800	$33\text{m} < L < 73\text{m}$
1000	$43\text{m} < L < 93\text{m}$
1200	$53\text{m} < L < 113\text{m}$

Tabelle 10: Wahl der Strobe-Frequenz

6.5.4 Die Erzeugung der Strobe-Frequenz

Wie im vorausgegangenen Abschnitt erläutert wurde, ist es notwendig, je nach Konfiguration, unterschiedliche Strobe-Frequenzen einzustellen. Durch eine einfache Schaltung wird das Strobe-Signal aus der HERA-Clock erzeugt. Die hierfür verwendete Schaltung ist in Abbildung 43 dargestellt.

Sie besteht im wesentlichen aus einem einfachen Schieberegister mit rückgekoppeltem Ausgang. Dieses Schieberegister besitzt drei Eingangsleitungen. Das an Eingang *A* anliegende Signal wird mit dem nächsten Taktpuls übernommen und bildet das Ausgangssignal am Ausgang Q_A . Mit jedem weiteren Taktpuls wandert es um eine Stelle weiter (Q_B, Q_C, Q_D etc.). Dabei wird immer wieder das Signal an Eingang *A* neu eingespeist. Durch eine gemeinsame 'Reset' Leitung \overline{CLR} (invertierte Logik) können alle Ausgänge gemeinsam zu Null gesetzt werden. Die Ausgänge Q_A bis Q_F können über eine Steckverbindung wahlweise mit dem Eingang eines Inverters verbunden werden. Der Ausgang dieses Inverters ist wiederum mit dem Eingang *A* verbunden.

Anhand eines Beispiels sei der Funktionsablauf nun erklärt. Es sei der Ausgang Q_C mit dem Inverter verbunden. Solange das Reset-Signal anliegt, befinden sich alle Ausgänge




Abbildung 43: Erzeugung der Strobe-Frequenz

im Zustand logisch Null. Damit ist $A = 1$. Mit Wegfall des Reset-Signals wird diese Eins beim nächsten Taktpuls übernommen und erscheint an Ausgang Q_A mit $A = 1$ und $Q_C = 0$. Beim dritten Takt wird Q_C Eins und damit $A = 0$. Der Zustand an Ausgang von Q_C ändert sich mit jedem dritten Takt, so daß die erzeugte Taktperiode T dreimal so groß ist wie der angelegte Systemtakt. Die verschiedenen Zustände seien noch einmal tabellarisch dargestellt:

Takt	Q_A	Q_B	Q_C	$\rightarrow A$
0	0	0	0	1
1	1	0	0	1
2	1	1	0	1
3	1	1	1	0
4	0	1	1	0
5	0	0	1	0
6	0	0	0	1
7	1	0	0	1

Mit dieser Schaltung lassen sich Strobe-Perioden erzeugen, die gradzahlige Vielfache der erzeugenden Taktperiode sind. In unserem Fall heißt das: 200, 400, 600, 800, 1000, und 1200 nsec.

6.5.5 Die Kodierung der Daten

Das $FIFO_{Input}$ wird bei der Auslese mit 24-Bit Wörtern gefüllt, bei denen mindestens ein Bit gleich Null ist. Hier soll noch einmal betont werden, daß die 24-Bit Wörter in invertierter Logik in dieses FIFO geschrieben werden. Das heißt, daß eine Null an einer Stelle einem gesetzten Kanal entspricht. Zusätzlich wird der zugehörige Inhalt des Zählers (9 Bit), sowie der Zustand des Signals $\overline{M0}$ gesichert. Aus der Position eines ungesetzten Bits innerhalb des 24-Bit Wortes ergibt sich die Nummer der Ebene, und der Inhalt des Zählers zeigt an, welcher Kanal innerhalb dieser Ebene einen Teilchendurchgang registriert hat. Der Zustand von $\overline{M0}$ zeigt an, ob es sich bei dieser Information um sogenannte 'Trigger Bits' handelt oder um die 'Daten Bits' ($\overline{M0} = 0 \rightarrow$ 'Daten Bits' und $\overline{M0} = 1 \rightarrow$ 'Trigger Bits').

Um die Adressen aller gesetzten Kanäle zu kodieren, muß nun die Position eines jeden mit Null besetzten Bits innerhalb der 24-Bit Information registriert und in die zugehörige Zahl umgewandelt werden. Für die Darstellung der Zahlen 0-23 werden entsprechend

fünf Bits benötigt. Die hierfür verantwortliche Logik ist in Abbildung 44 schematisch dargestellt und soll nun beschrieben werden:




Abbildung 44: Enkodierlogik

Die Kodierung wird von drei miteinander verbundenen programmierbaren PAL20RS8 Bausteinen übernommen. Die acht Eingangsleitungen $I_7 \dots I_0$ eines jeden von ihnen werden in sequentieller Folge prioritätsenkodiert. Dabei ist es nicht nötig, die Signale der Datenleitungen zu verändern.

Die PALs arbeiten wieder als 'Finite State Machine'. Jede besteht aus neun Zuständen, die durch folgende Kombination der Ausgangssignale definiert sind:

Zustand	MSB	Q2	Q1	Q0 _a	Q0 _b	Q0 = Q0 _a ∧ Q0 _b
1	1	1	1	1	1	1
2	0	1	1	1	1	1
3	0	1	1	1	0	0
4	0	1	0	1	1	1
5	0	1	0	0	1	0
6	0	0	1	1	1	1
7	0	0	1	1	0	0
8	0	0	0	1	1	1
9	0	0	0	0	1	0

Zu Beginn einer Sequenz wird durch ein 'RESET' Signal der Übergang in den Zustand Eins erzwungen. Ein Signal *GO* startet die Enkodierungssequenz. Die Verzweigungsmöglichkeiten aus diesem Zustand sind in der folgenden Tabelle angegeben. Alle anderen möglichen Kombinationen der Eingangssignale führen zu keiner Zustandsänderung.

<i>GO</i>	<i>I</i> ₇	<i>I</i> ₆	<i>I</i> ₅	<i>I</i> ₄	<i>I</i> ₃	<i>I</i> ₂	<i>I</i> ₁	<i>I</i> ₀	nächster Zustand
0	-	-	-	-	-	-	-	-	1
1	0	-	-	-	-	-	-	-	9
1	1	0	-	-	-	-	-	-	8
1	1	1	0	-	-	-	-	-	7
1	1	1	1	0	-	-	-	-	6
1	1	1	1	1	0	-	-	-	5
1	1	1	1	1	1	0	-	-	4
1	1	1	1	1	1	1	0	-	3
1	1	1	1	1	1	1	1	0	2

Aus dieser Tabelle ist ersichtlich, daß der nach dem nächsten Taktsignal erreichte Zustand von der Position des höchstwertigen Bits mit dem Wert Null abhängig ist. Wenn dieses z.B. das zur Datenleitung *I*₅ gehörende Signal ist, dann wird als nächstes der Zustand sieben erreicht.

Die Verzweigungstabellen der Zustände neun bis zwei sind einander sehr ähnlich und für diese beiden auch wieder aufgetragen. Es wird jeweils in den entsprechenden Zustand für das nächste Bit mit dem Wert Null verzweigt.

ZUSTAND 9

<i>Reset</i>	<i>DIS</i>	<i>I</i> ₇	<i>I</i> ₆	<i>I</i> ₅	<i>I</i> ₄	<i>I</i> ₃	<i>I</i> ₂	<i>I</i> ₁	<i>I</i> ₀	nächster Zustand
0	-	-	-	-	-	-	-	-	-	1
1	0	-	0	-	-	-	-	-	-	8
1	0	-	1	0	-	-	-	-	-	7
1	0	-	1	1	0	-	-	-	-	6
1	0	-	1	1	1	0	-	-	-	5
1	0	-	1	1	1	1	0	-	-	4
1	0	-	1	1	1	1	1	0	-	3
1	0	-	1	1	1	1	1	1	0	2
1	0	-	1	1	1	1	1	1	1	1

ZUSTAND 2

<i>Reset</i>	<i>DIS</i>	<i>I</i> ₇	<i>I</i> ₆	<i>I</i> ₅	<i>I</i> ₄	<i>I</i> ₃	<i>I</i> ₂	<i>I</i> ₁	<i>I</i> ₀	nächster Zustand
0	-	-	-	-	-	-	-	-	-	1
1	0	-	-	-	-	-	-	-	-	1

Während einer Kodierungssequenz wird also nacheinander für jedes Datenbit *I*₇ bis *I*₀, welches Null ist, ein eigener Zustand erreicht. Die Ausgänge *Q*₂, *Q*₁, *Q*₀ geben dann jeweils die entsprechende Position in invertierter Logik wieder.

Durch das Signal *DIS* kann das Fortschalten allerdings unterbunden werden. Dadurch lassen sich mehrere solcher Enkoder kaskadieren. Dabei wird es dann allerdings notwendig, daß die verschiedenen Ausgänge *MSB* in einer nachfolgenden Stufe noch einmal enkodiert werden.

Drei Enkoder werden für die Verarbeitung der 24-Bit Worte benötigt. Es besteht folgende Zuordnung:

Enkoder	Datenleitungen
1	0 - 7
2	8 - 15
3	16 - 23

Solange Enkoder 3 seine Eingangsdaten kodiert, werden die beiden anderen durch das Signal *DIS* am Fortschalten gehindert. Entsprechendes gilt für Enkoder 2 und 1. Damit wird jeweils das gesamte anliegende Datenwort, bestehend aus 24 Bit, nacheinander prioritätsenkodiert. Sobald die Signale aller Enkodierer logisch Eins sind, ist ein komplettes Wort fertig abgearbeitet. Für ein Wort in dem N Einsen vorhanden sind, werden insgesamt $N + 1$ Taktpulse benötigt.

Die Steuerung der Enkodierer wird von einem weiteren programmierbaren Baustein, einem GAL16V8, übernommen. Er versorgt sie mit den notwendigen Steuersignalen und sichert die gewonnenen Daten in einem FIFO. Er wird im weiteren Verlauf 'Code Manager' genannt werden.

Folgende sechs Ausgangssignale definieren die verschiedenen Zustände des 'Code Managers':

AUSGANGSSIGNALE

- 1 *NREC* (Reset Encoder)
Durch dieses Signal werden die drei Enkodierer rückgesetzt. Die Logik des Signals *NREC* ist invertiert. Das heißt: $NREC = 0 \rightarrow$ Rücksetzen der Enkodierer. Gleichzeitig wird das FIFO, welches nachher die fertig kodierten Daten aufnimmt, rückgesetzt.
- 2 *GO* (Start der Kodiersequenz)
Aktivieren einer Kodiersequenz. Die Enkodierer beginnen damit, das anliegende Datenwort zu kodieren.
- 3 *COCO* (Clock Encoder)
Dieses Signal ist der Taktpuls für die Enkodierer. Mit jedem Takt wird ein weiteres Bit des anliegenden Datenwortes kodiert.
- 4 *NRD* (Read from *FIFO_{Input}*)
Leseimpuls für das FIFO, in welchem die vom Bus-Terminal kommenden Daten zwischengespeichert werden. Mit jedem Übergang von Eins nach Null wird ein weiteres Datenwort dieser FIFOs gelesen. Die Daten bleiben so lange aktiviert, wie dieses Signal Null ist.
- 5 *NWR* (Write to *FIFO_{Output}*)
Schreibimpuls für das FIFO, in welchem die kodierten Daten gespeichert werden. Mit jedem Übergang von Null nach Eins wird ein weiteres Datenwort in dieses FIFO geschrieben.
- 6 *NINT* (Interrupt)
Aktivieren der Interruptleitung. Wenn dieser Interrupt nicht durch das Kommando-Register maskiert ist, löst dieses Signal einen Interrupt auf den VMEbus aus. Die Logik des Signales *NENS* ist invertiert. $NINT = 0 \rightarrow$ Interrupt bzw. $NINT = 1 \rightarrow$ kein Interrupt.

Übergänge werden durch Kombinationen der folgenden Eingangssignale hervorgerufen:

EINGANGSSIGNALE

1. *RESET* (Reset 'Code Manager')
Dieses Signal erzwingt den Übergang aus jedem beliebigen Zustand in den Grundzustand 1. Wenn die Auslese zu einem frühen Zeitpunkt abgebrochen wird, erfolgt durch dieses Signal der sofortige Übergang in den Ruhezustand.
2. *IEF* (Input-FIFO Empty Flag)
Dieses Signal zeigt an, daß sich keine Daten im $FIFO_{Input}$ befinden. Entsprechend bedeutet eine logische Null, daß dort Daten vorhanden sind, die kodiert werden müssen.
3. *OEF* (Output-FIFO Empty Flag)
Dieses Signal zeigt an, daß sich keine Daten im $FIFO_{Output}$ befinden. Entsprechend bedeutet eine logische Null, daß dort Daten vorhanden sind, die vom Prozessor ausgelesen werden müssen.
4. *OFF* (Output-FIFO Full Flag)
Dieses Signal zeigt an, daß das $FIFO_{Output}$ vollständig gefüllt wurde. Die Kodierung muß unterbrochen werden, bis der Prozessor mit der Auslese des $FIFO_{Output}$ begonnen, und damit dort wieder Platz geschaffen hat.
5. *NOC* (No Code)
Alle Bits welche ungleich Null sind wurden bereits kodiert. Es liegen somit keine gültigen Daten mehr an.
6. *MIN* (Zähler Stop)
Der bereits erwähnte Zähler hat Null erreicht. Dadurch wird mitgeteilt, daß der Datentransfer vom Bus-Terminal zum *ROC* beendet ist.
7. *CCINT* (Clear Interrupt)
In den Zuständen, in denen eine Aktion des Prozessors gefordert wurde, teilt dieser durch das Signal *CCINT* mit, daß mit der Kodierung fortgefahren werden kann.

Um die Daten eines Ereignisses zu kodieren, besitzt der 'Code Manager' zwölf verschiedene Zustände. Die komplette Sequenz ist in Abbildung 45 dargestellt. Die Taktfrequenz für das Fortschalten zwischen den Zuständen wird wieder aus der HERA Clock gewonnen.

1. Grundzustand, der jeweils nach Einschalten der Spannungsversorgung erreicht wird. Mit dem nächsten Taktimpuls findet sofort der Übergang in Zustand 2 statt.
2. Dieser Zustand wird nach jedem Reset-Signal erreicht. Das FIFO, welches die kodierten Daten zwischenspeichert, wird durch das Signal *NREC* rückgesetzt.
3. Durch das Signal *COCO* werden die drei Enkodierer erstmalig getaktet. Da *NREC* immer noch aktiv ist, werden sie damit ebenfalls rückgesetzt.




Abbildung 45: Kodierzyklus des 'Code Managers'

4. In diesem Zustand wartet die Kodierlogik darauf, daß ein Eintrag in das $FIFO_{Input}$ stattfindet. Das Signal IEF zeigt an, ob dieses FIFO leer ist oder nicht. Sobald dort ein Eintrag gefunden ist, findet der Übergang in Zustand 7 statt. Wird andererseits das Ende einer Auslesesequenz durch das Signal MIN registriert und es befinden sich keine Daten mehr im $FIFO_{Input}$, wohl aber bereits welche im $FIFO_{Output}$, dann geht es mit Zustand 5 weiter.
5. Dieser Zustand wird sofort erreicht wenn der letzte Strobe-Puls für den Datentransfer vom Bus-Terminal zum ROC gesendet wurde, daß $FIFO_{Input}$ leer ist und sich keine Daten im $FIFO_{Output}$ befinden. Die Daten, welche durch dieses Strobe-Signal abgerufen wurden, haben das $FIFO_{Input}$ zu diesem Zeitpunkt aber noch nicht erreicht. Deshalb findet in diesem Zustand noch einmal eine Verzweigung in Abhängigkeit der FIFO Zustände statt. Wurden mit dem letzten Strobe-Puls noch Daten gefunden, dann ist das $FIFO_{Input}$ nicht mehr leer, und es findet der Übergang in Zustand 7 statt, wo mit der Kodierung begonnen wird. Wurden keine Daten transferiert und es befinden sich weiterhin keine Daten im $FIFO_{Output}$, wird wieder Zustand 4 erreicht. Für den Fall, daß sich aber doch Daten im $FIFO_{Output}$ befinden, geht es mit Zustand 6 weiter.
6. Das Erreichen dieses Zustandes 6 bedeutet, daß eine Kodiersequenz beendet wurde, und sich gültige Draht- bzw. Strip-Adressen im $FIFO_{Output}$ befinden, die vom Prozessor ausgelesen werden müssen. Sofern nicht durch ein Register maskiert, löst das Signal $NINT$ einen Interrupt auf dem VMEbus aus. Dadurch können dann durch entsprechende Software auf dem Prozessor die Ereignisdaten dieses ROC s, welche sich im $FIFO_{Output}$ befinden, ausgelesen werden. Durch das Signal $CCINT$ wird dem 'Code Manager' mitgeteilt, daß der Prozessor die Anforderung erkannt hat, und er geht über in Zustand 4.
7. Dieser Zustand wird erreicht, sobald erkannt wurde, daß sich Daten im $FIFO_{Input}$ befinden, die kodiert werden müssen. Durch Aktivieren des Lesepulses NRD befinden sich die Daten des $FIFO_{Input}$ an den Eingängen der drei Kodierer. Durch das Signal GO werden diese gestartet.
8. Durch den Übergang des Signals $COCO$ werden die Kodierer getaktet und das höchstwertige Bit des 24-Bit Wortes wurde enkodiert. Das Ergebnis des soeben kodierten Bits ist verfügbar und muß nun im $FIFO_{Output}$ gespeichert werden. Dieses FIFO hat eine Speicherkapazität von 254 Worten. Wenn es schon gefüllt ist, wird das durch das Signal OFF angezeigt und es geht im Zustand 9 weiter, andernfalls mit Zustand 10. Wurde kein Datum enkodiert (NOC), geht es weiter mit Zustand 4.
9. Der Zustand wird erreicht, wenn die Adresse eines Kanals im $FIFO_{Output}$ gespeichert werden soll und dieses bereits voll ist. Dann muß nämlich dort erst Platz geschaffen werden, indem Daten ausgelesen werden. Sobald dies geschehen ist, teilt der Prozessor dies durch $CCINT$ mit und der 'Code Manager' kann mit der Arbeit fortfahren.
10. Durch den Übergang des Signals NWR von Eins nach Null wird der Schreibvorgang für das $FIFO_{Output}$ eingeleitet, mit dem ein Ergebnis dort gespeichert wird.

11. Durch den Übergang des Signals *NWR* von Null nach Eins wird der Schreibvorgang für das *FIFO_{Output}* abgeschlossen. Gleichzeitig wird durch das Signal *COCO* ein folgendes Bit enkodiert. Ähnlich wie in Zustand 8 existieren wieder drei Verzweigungen. Abhängig davon, ob ein weiteres Bit in einem Wort gefunden wurde, welches nicht Null ist, geht es in Zustand 4 weiter, ansonsten in 10 oder 12. Zustand 12 wird erreicht, wenn der gerade kodierte Wert nicht in das *FIFO_{Output}* aufgenommen werden kann, weil dieses bereits voll ist. Ansonsten wird der Schreibvorgang in Zustand 10 eingeleitet.
12. Der Zustand wird erreicht, wenn die Adresse eines Kanals im *FIFO_{Output}* gespeichert werden soll und dieses bereits voll ist. Dann muß nämlich dort erst Platz geschaffen werden, indem Daten ausgelesen werden. Sobald dies geschehen ist, teilt der Prozessor dies durch *CCINT* mit und der 'Code Manager' kann mit der Arbeit fortfahren.

Aus der Taktperiode des 'Code Managers' von 96 nsec ergibt sich folgender Zeitbedarf T für die Kodierung eines 24-Bit Wortes: Wenn N Bits eines Wortes gesetzt sind, wird die Zeit

$$T = 192 + N \times 192 \text{ [nsec]} \quad (28)$$

benötigt, um die Positionen aller N Bits zu enkodieren und im *FIFO_{Output}* zu speichern.

Die Zeitverzögerung bei der eigentlichen Kodierung durch die PALs wurde mittels eines Logik Analysators bestimmt. Hier vergehen maximal 50 nsec vom Taktsignal bis zur Verfügbarkeit des Resultats.

Während der Entwicklungsphase haben wir ebenfalls eine weitere Lösung für die Kodierung der Daten untersucht. Anstelle der PALs wurde für je eine Datenleitung ein FlipFlop verwendet. In diesen FlipFlops wurde je ein 24-Bit Datenwort zwischengespeichert. Ein Prioritätsenkodierer kodierte dann die Position des höchstwertigen Kanals welcher ungleich Null war. Mit dem Speichern dieser Information wurde dann gleichzeitig mittels eines Dekodierers das zugehörige FlipFlop rückgesetzt und mit dem nächsten Kanal fortgefahren. Da diese Alternative aber mehr Platz beansprucht hätte, und zudem mit einer Zeitverzögerung von maximal 90 nsec auch langsamer als die PAL-Lösung wäre, wurde sie verworfen.

6.5.6 Speicherung der aufbereiteten Daten

Die von der Kodierlogik aufbereiteten Daten werden in einem FIFO, dem *FIFO_{Output}*, gespeichert. Dieses FIFO besteht aus zwei Bausteinen des Typs 7201FAJ80P. Für jeden Kanal, der einen Teilchendurchgang registriert hat, wird je ein Datenwort mit einer Breite von 16 Bit dort gespeichert. Aus diesem Wort kann die Adresse des Kanals innerhalb eines Moduls eindeutig rekonstruiert werden.

Die Kanalnummer innerhalb einer Ebene wird durch neun Bits (0 – 8) wiedergegeben. Dabei ist die Reihenfolge zu beachten, in der die Kanalnummern gezählt werden. Die Kanalnummer wird durch einen Zähler gewonnen, der die Strobe-Pulse mitzählt, durch welche die Daten von den Kammern zum *ROC* transferiert werden. Zu Beginn der Transfer-Sequenz wird dieser Zähler mit der Zahl N_{Data} geladen. N_{Data} entspricht dabei der Anzahl der benötigten Strobe-Pulse, um alle Daten der Ebene mit den meisten Kanälen auszulesen. Mit jedem der Strobe-Pulse wird der Zähler um den Wert Eins dekrementiert, und der Inhalt eines Kanals aus jeder der an das Bus-Terminal angeschlossenen

Ebenen gelangt zum *ROC*. Wenn einer dieser Kanäle einen Teilchendurchgang registriert hatte, wird ein komplettes 24-Bit Wort mitsamt dem Inhalt des Zählers zwischengespeichert. Daraus ergibt sich die Reihenfolge der Kanalnummern innerhalb der Ebenen. Die Kanäle, deren Information zuerst ausgelesen werden, tragen die Nummer $(N_{Data} - 1)$, und es geht weiter mit $(N_{Data} - 2) \dots 0$. Abbildung 46 zeigt diese Struktur noch einmal schematisch:




Abbildung 46: Zuordnung der Kanalnummern

Die Breite des Registers, in welchem der Wert für N_{Data} gespeichert wird, bestimmt die maximale Anzahl von Kanälen, welche in einer Ebene zusammengefaßt sind. Die verwendeten 9-Bit Register des Typs *ACT823* begrenzen diesen Wert auf 511.

Als weiterer Bestandteil der Adresse wird die Ebenennummer verwendet. Jede der 24 möglichen, an ein Bus-Terminal anzuschließenden Ebenen, wird durch die Ebenennummer identifiziert. Diese Ebenennummer ergibt sich aus dem Steckplatz des Bus-Terminals, durch den das Bus-Kabel einer Kammerebene mit dem Terminal verbunden ist. Maximal können 24 Ebenen angeschlossen werden. Zur Darstellung werden also fünf Bits benötigt.

Ein weiteres Bit zeigt an, ob sich die Adresse des Kanals auf ein sogenanntes 'Trigger Bit' bezieht oder nicht. Ist dieses Bit gesetzt, dann entspricht diese Adresse einer größeren Granularität bei der Auslese. Das sogenannte 'ODER' über acht konsekutive Kanäle war für den Transfer eingeschaltet.

Diese insgesamt 15 Bits bilden die Adressen aller gesetzten Kanäle. Bei der Auslese des *FIFO_{Output}* ist aber ein weiteres Bit relevant. Es stellt eine Information über den Zustand des FIFOs zur Verfügung. Solange sich gültige Daten in diesem FIFO befinden, ist dieses Bit nicht gesetzt. Sobald aber alle Daten ausgelesen wurden, wird es logisch Eins. Dadurch kann bei der Auslese festgestellt werden, ob weitere Daten vom Prozessor aus diesem FIFO ausgelesen werden müssen oder nicht. Dadurch wird die Recherauslese des FIFOs vereinfacht. Anhand der ausgelesenen Daten kann festgestellt werden, ob die Auslese fortgesetzt werden muß oder nicht, ohne daß weitere Register gelesen werden müssen.

Zusammenfassend gibt Tabelle 11 Auskunft über das Datenformat der aufbereiteten Daten, die durch den *ROC* zur Verfügung gestellt werden:

6.5.7 Die digitale Schwelle

Wie im vorausgegangenen beschrieben wurde, wird während eines Auslesezykluses für jeden Draht (Strip), der ein Signal registriert hat, ein Wort mit der zugehörigen Adresse

Position der Datenleitungen	Anzahl der Bits	Inhalt
0...8	9	Kanalnummer
9...13	5	Ebenennummer
14	1	Triggerwort Kennung
15	1	Endkennung

Tabelle 11: Datenformat des $FIFO_{Output}$

in das $FIFO_{Output}$ geschrieben. Zwei gesonderte Zähler sind mit dem für diesen Schreibvorgang verantwortlichen Signal verbunden. Einer von ihnen wird zu Beginn einer Auslesesequenz durch das Signal $CLEAR$ zu Null gesetzt. Mit jedem Schreibvorgang wird sein Inhalt um den Wert Eins erhöht. Der Inhalt dieses Zählers kann vom Prozessor gelesen werden. Bevor die Auslese des FIFOs gestartet wird, kann damit sehr schnell die Anzahl der zu lesenden Wörter, und damit die Zahl der gesetzten Kanäle, ermittelt werden. Die Datenbreite dieses Zählers beträgt 8-Bit, so daß er die Werte 0 bis 255 aufnehmen kann.

Der andere Zähler ist mit einem eigenen Register verbunden, welches bei der Initialisierung des Datennahmesystems mit einem Wert N_{Digi} vorgesetzt wird. Er übernimmt zu Beginn jeder Auslesesequenz ebenfalls mit dem Signal $CLEAR$ den Inhalt des Registers. Sein Taktsignal wird aus einer Kombination des Schreibpulses für das $FIFO_{Output}$ \overline{OFWR} und dem Signal $TRIBI$ gebildet (Abb. 47).




Abbildung 47: Taktimpuls für den Zähler der digitalen Schwelle

Durch eine Steckverbindung wird der Taktimpuls wahlweise durch die Kombination $\overline{OFWR} \vee TRIBI$ oder $\overline{OFWR} \vee \overline{TRIBI}$ gebildet.

Da der Zähler bei jeder aufsteigenden Flanke des Taktsignals zählt, wird damit erreicht, daß entweder nur Schreibvorgänge gezählt werden, bei denen die Adresse eines 'Trigger Bits' gespeichert wird, oder nur solche, bei denen jeder einzelne Kanal ausgelesen wurde.

Mit jedem Taktimpuls wird dieser Zähler um den Wert Eins dekrementiert. Erreicht er den Wert Null, dann wird der Ausgang eines FlipFlops gesetzt. Damit kann sehr schnell festgestellt werden, ob die Anzahl der Daten, die ein ROC in einem Ereignis registriert hat, größer war als der Wert N_{Digi} oder nicht. Somit kann man von einer 'digitalen Schwelle' sprechen.

Das FlipFlop wird ebenfalls immer durch das Signal *CLEAR* rückgesetzt. Sein Zustand (*DFLAG*) wird einerseits in ein Status Register des *ROC* s eingeleitet. Darüber hinaus ist sein Ausgang mit dem unteren Anschluß J2 der VME-Verbindung verbunden und damit an der Rückseite des Crates verfügbar.

6.5.8 Der Systemtest

Zur Fehlerdiagnose bei einem möglichen Fehlverhalten der Elektronik kann ein kompletter Systemtest durchgeführt werden. Durch diesen läßt sich die Funktionalität der ganzen Auslekette, angefangen von den Auslekarten an den Kammern bis zum *ROC*, untersuchen.

Hierzu werden alle auszulesenden Elektronikkanäle beliebig zu Null oder Eins gesetzt. Nach Durchlaufen der kompletten Kette (Auslekarte, Bus-Terminal, *ROC*) wird das Resultat mit den erwarteten Werten verglichen. Wenn Erwartung und Resultat nicht übereinstimmen, kann sehr gezielt nach der Fehlerquelle gesucht werden. Vor allem in der Installationsphase lassen sich sehr schnell fehlende oder falsche Verbindungen und Anschlüsse lokalisieren.

Zur Durchführung des Tests wird zuerst das Bit-Muster, mit welchem die Kanäle vorgesetzt werden sollen, in FIFOs (*FIFO_{Pattern}*) geschrieben. Dabei sind zwei FIFOs so miteinander verbunden, daß sich eine Datenbreite von 16 Bit ergibt. Diese nehmen das Bit-Muster auf, mit welchem die Ebenen 0 bis 15 getestet werden. Von einem weiteren FIFO werden 8 Bit genutzt, und mit seinem Inhalt werden die Ebenen 16 bis 23 getestet.

Der Inhalt dieser FIFOs wird dann parallel zu den verschiedenen Ebenen geschickt. Dabei versorgt je eine Datenleitung eine Ebene seriell. Mit einem Strobe-Puls wird jeweils ein Bit zu den Karten gesendet. Um eine komplette Kammerebene mit einem Bit-Muster zu versorgen, muß zunächst das *FIFO_{Pattern}* mit den gewünschten Daten gefüllt werden, und anschließend werden durch entsprechend viele Strobe-Pulse die Daten von den FIFOs zu den Auslekarten gebracht. Dabei ist zu beachten, daß die Daten über das Bus-Kabel zunächst an allen Kanälen einer Ebene vorbei geschoben und erst von hinten in die Karten eingespeist werden.

Ein Beispiel soll verdeutlichen wie die Zuordnung zwischen Inhalt des FIFOs und der nachher an den Kammern anliegenden Datenstruktur ist. Das für die Ebenen 16 bis 23 zuständige FIFO sei mit dem folgenden Muster gefüllt. Dabei seien in jeder Ebene N Kanäle zusammengefaßt:

Wort	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7
1	1	0	1	0	1	0	1	0
2	0	1	0	1	0	1	0	1
3	1	0	1	0	1	0	1	0
4	0	1	0	1	0	1	0	1
5	1	0	1	0	1	0	1	0
⋮								
⋮								
N	0	1	0	1	0	1	0	1

Die Daten von D_0 gelangen zu Ebene 16, diejenigen von D_1 zu Ebene 17 usw. bis D_7 zu Ebene 23.

Nach dem Transfer vom *ROC* zu den Kammern befindet sich an Ebene 16 das in Abbildung 48 dargestellte Bit-Muster:




Abbildung 48: Bit-Muster der Ebene 16 nach Daten-Transfer zu den Kammern

Dieses Muster wird in die Pipelines eingespeist. Nach Durchlaufen der Pipelines werden die Daten seriell vom *ROC* ausgelesen. Bei fehlerfreiem Test erwartet man nach der Auslese die folgenden Kanalnummern aus Ebene 16:

$$\begin{array}{c} N - 1 \\ N - 3 \\ \vdots \\ 3 \\ 1 \end{array}$$

Der Datentransfer vom *ROC* zu den Kammern und wieder zurück wird von einem als 'Finite State Machine' ausgelegten GAL20V8 organisiert ('Test Controller'). Zur Steuerung werden identisch dieselben Signale benötigt wie beim 'Mode Controller'. Deshalb sind die Ein- und Ausgangsleitungen dieser beiden Bausteine parallel miteinander verbunden. Durch eine spezielle Eingangsleitung (\overline{OE}) können die Ausgangssignale der beiden GALs nach Bedarf aktiviert oder deaktiviert werden. Um sicherzustellen, daß jeweils nur die Ausgänge eines GALs aktiviert sind, wird der Eingang \overline{OE} des 'Mode Controllers' mit dem Signal \overline{RUN} , und der des für den Test zuständigen GALs mit dem Signal RUN verbunden. Dadurch wird garantiert, daß während einer Run-Phase immer der für die Datennahme benötigte 'Mode Controller' aktiv ist. Systemtests können somit nur zu Zeiten stattfinden, in denen die Datennahme nicht aktiviert wurde.

Obwohl die Ein- und Ausgangssignale des 'Test Controllers' mit denen des 'Mode Controllers' identisch sind, sollen sie hier der Vollständigkeit halber noch einmal aufgeführt werden:

AUSGANGSSIGNALE

1 *NENS* (Enable Strobe Signal)

Aktiviert das Strobe-Signal. Je nach Zustand der Auslesekarten (durch M0 und M1 bestimmt) werden durch dieses Signal die Daten innerhalb der Pipeline verschoben oder die Daten aus einer Ebene herausgeschoben. Die Logik des Signales *NENS* ist invertiert. Das heißt: $NENS = 0 \rightarrow$ Strobe aktiviert bzw. $NENS = 1 \rightarrow$ Strobe deaktiviert.

2,3 *M0, M1* (Mode Bits 0 und 1)

Diese beiden Leitungen definieren den Arbeitszustand der Auslesekarten und wurden im entsprechenden Kapitel erklärt.

4 *NINT* (Interrupt request)

Aktivieren der Interruptleitung. Wenn dieser Interrupt nicht durch das Kommando-Register maskiert ist, löst dieses Signal einen Interrupt auf den VMEbus aus. Die Logik des Signales *NENS* ist invertiert. $NINT = 0 \rightarrow$ Interrupt bzw. $NINT = 1 \rightarrow$ kein Interrupt.

5 *NLOC* (Load Counter)

Laden des Zählers mit dem Inhalt eines bestimmten Registers. Mit der aufsteigenden Flanke dieses Signals wird der Inhalt des Registers in den Zähler übernommen.

6 *EDI* (Enable Data In)

Definition der Datenrichtung. Wenn dieses Signal aktiv (1) ist, werden Daten von den Kammern zum *ROC* übertragen. Andernfalls vom *ROC* zu den Kammern.

7 *NCLC* (Clear Command Register)

Löschen des Kommando Registers, welches die beiden Leitungen *CM1* und *CM0* in den 'Mode Controller' einspeist. Die Logik des Signales *NCLC* ist invertiert. $NCLC = 0 \rightarrow$ Löschen des Registers.

8 *NREF* (Reset *FIFO*_{Eingang})

Löschen der FIFOs, in welche die von den Kammern kommenden Daten zwischengespeichert werden. Die Logik des Signales *NREF* ist invertiert. $NINT = 0 \rightarrow$ Löschen der FIFOs.

EINGANGSSIGNALE

1. *RESET* (Reset 'Test Controller')

Dieses Signal erzwingt den Übergang aus jedem beliebigen Zustand in den Grundzustand 1.

2. *RUN* (Aktivierung der Datennahme)

Dieses Signal zeigt an, daß die Datennahme gestartet wurde.

3. *ENPL* (Enable Pipeline)

Hiermit wird angezeigt, daß die Pipelines gefüllt werden sollen. Entsprechend bedeutet der Übergang nach 0 das Auftreten eines Triggersignals, wodurch die Auslese gestartet wird.

4. *RTB* (Read Trigger Bits)

Anzeige, ob jeweils auch die 'Trigger Bits' ausgelesen werden sollen.

5. *CSTOP* (Counter Stop)

Hierdurch wird vom Zähler mitgeteilt, daß dieser einen Zyklus beendet hat.

6. *CM0, CM1* (Command Signal 0,1)

Durch diese beiden Steuerleitungen wird eine Test-Sequenz des 'Test Managers' gestartet.

Abbildung 49 zeigt die verschiedenen definierten Zustände des 'Test Controllers', die jetzt im einzelnen diskutiert werden:




Abbildung 49: Zyklus des 'Test Controllers'

1. Grundzustand, der jeweils nach Einschalten der Spannungsversorgung und nach jedem 'Clear' Signal erreicht wird. Sobald durch die Signale *ENPL* und *RUN* angezeigt wird, daß die Datennahme nicht aktiviert wurde, startet eine Testsequenz sobald die beiden Kontrollsignale *CM0*, *CM1* zu Eins gesetzt werden.
2. Der Ladevorgang des Zählers wird durch *NLOC* eingeleitet. Im Zustand $M0 = 1$, $M1 = 1$ wird der Inhalt des Registers *RegNDATA* geladen, der die Anzahl der Daten innerhalb einer Ebene beinhaltet.
3. Der Ladevorgang wird abgeschlossen.
4. Nun werden durch *NENS* die Strobe-Pulse aktiviert. Durch das Signal *EDI* wird festgelegt, daß Daten vom *ROC* zu den Kammern geschickt werden. Mit jedem Strobe-Puls wird ein Wort aus dem *FIFO_{Pattern}* zu den Auslesekarten gesendet. Der Zustand wird verlassen, sobald der Zähler den Wert Null erreicht hat.
5. Ein neuer Ladevorgang für den Zähler wird eingeleitet.
6. Durch $M0 = 0$, $M1 = 1$ wird der Ausgang des Registers *Reg_{Trig}* aktiviert.
7. Der Zähler wird mit dem Wert aus *Reg_{Trig}* vorgesetzt, und gleichzeitig werden die Strobe-Pulse aktiviert. Mit dem Strobe-Puls werden in diesem Zustand die an den Auslesekarten angelangten Daten in die Komparatoren eingespeist.
8. Die Daten befinden sich nun in den Komparatoren. Das Strobe-Signal wird wieder deaktiviert.
9. $M0$ und $M1$ werden so gesetzt, daß der Ausgang des Registers *Reg_{Step}* aktiv ist. Der Inhalt dieses Registers muß vor Beginn des Tests zu 32 gesetzt sein, denn die Daten müssen durch die komplette Pipeline geschoben werden. Gleichzeitig wird wieder ein Ladevorgang des Zählers eingeleitet.
10. Der Ladevorgang für den Zähler wird abgeschlossen. Sein Inhalt ist nun identisch mit dem von *Reg_{Step}*.
11. Durch *NENS* werden wieder die Strobe-Pulse aktiviert. In diesem Zustand werden die Daten durch die Pipeline geschoben. Sobald der Zähler die Null erreicht, wird der Zustand verlassen.
12. Das Strobe-Signal wird deaktiviert und ein neuer Ladevorgang für den Zähler wird eingeleitet.
13. Die beiden Steuerleitungen $M0$ und $M1$ werden geändert. Das *FIFO_{Input}* wird durch *NRFI* rückgesetzt. Das Signal *RTB* bestimmt den weiteren Verlauf. $RTB = 1$ zeigt an, daß auch die 'Trigger Bits' ausgelesen werden sollen. Mit $RTB = 0$ werden nur die 'Daten Bits' ausgelesen.
14. Das Strobe-Signal wird wieder aktiviert. Mit jedem Puls wird jeweils ein Bit seriell aus den Ebenen ausgelesen. Dieser Vorgang dauert so lange an, bis der Zähler bei Null angelangt ist.
15. Deaktivierung des Strobe-Signals.

16. Umschalten der Steuerleitungen $M0$ und $M1$. Sie zeigen nun an, daß die Daten aller einzelnen Kanäle ausgelesen werden sollen. Wieder wird der Ladevorgang für den Zähler eingeleitet. Durch $NCLC$ werden die Steuerleitungen $CM0$, $CM1$ rückgesetzt.
17. Der Ladevorgang ist beendet und der Inhalt des Zählers ist identisch mit dem Wert des Registers Reg_{Data} . Gleichzeitig werden die Strobe-Pulse aktiviert und die Daten aller Kanäle werden seriell ausgelesen. Dieser Zustand wird verlassen sobald der Zähler wieder den Wert Null erreicht. Das bedeutet gleichzeitig, daß die komplette Testsequenz beendet ist. In Zustand Eins wird dann gewartet, bis durch $CM0 = 1$, $CM1 = 1$ ein neuer Zyklus gestartet wird.

Da die Taktfrequenz für den 'Test Controller' wieder durch HERA Clock vorgegeben ist, läßt sich die für eine Test-Sequenz benötigte Zeit T_{Test} angeben. Je nachdem ob die 'Trigger Bits' getestet werden oder nicht, ergeben sich die beiden folgenden Gleichungen:

$$T_{Test} = 16 \times T_{Takt} + \left(\frac{17}{8}N_{Data} + 32\right) \times T_{Strobe} \quad (29)$$

bzw.

$$T_{Test} = 16 \times T_{Takt} + \left(\frac{18}{8}N_{Data} + 32\right) \times T_{Strobe} \quad (30)$$

mit:

T_{Takt}	Periode der Taktfrequenz
T_{Strobe}	Periode der Strobe-Frequenz
N_{Data}	Anzahl der Kanäle in der (den) zu testenden Ebene(n)

6.5.9 Das VME-Interface

Bisher wurden die zur Datenauslese der Streamerkammern benötigten Funktionen des ROC beschrieben. Die von ihm aufbereiteten Daten werden über den VMEbus von einem zentralen Prozessor ausgelesen. Hier sollen seine Eigenschaften als VME-Modul eingehend diskutiert werden. Einige Bemerkungen zum VMEbus-Konzept sind im Anhang zu finden.

Die folgenden Merkmale charakterisieren verschiedene VMEbus Eigenschaften des ROC Modules.

- VME-Slave (A24:D16) ('Adress Modifier Codes' \$39, \$3D)
- Programmierbarer Interrupt Level (1-7)
- Programmierbarer Interrupt Vektor
- Über Steckverbindungen und GALs einstellbare Basis Adresse

Die für den Datentransfer benötigten Signale werden zunächst von 'Bus Receivern' empfangen. Verschiedene GALs überprüfen dann, ob die vom Master selektierte Adresse sowie die 'Address Modifier' für den ROC gültig sind. Wenn dies der Fall ist, werden interne Schreib- bzw. Leseimpulse generiert und die entsprechenden 'Handshake' Signale auf dem VMEbus generiert. Auch hier erweist sich die Verwendung von GALs wieder als hilfreich, da relativ leicht Änderungen in der Adressierung vorgenommen werden können.

Die Daten- und 'Handshake'-Signale werden dann wieder über Leistungstreiber auf den Bus gelegt.

Der *ROC* belegt einen Adressbereich von 2 *kByte*. Die Adressleitungen A_{19} bis A_{23} sind durch GALs zu jeweils Eins festgelegt. Die Adressleitungen A_{12} bis A_{18} lassen sich durch Steckverbinder individuell einstellen und zu Null oder Eins setzen. Ein installierter Stecker setzt eine Leitung zu logisch Null, während eine offene Verbindung diese zu logisch Eins setzt. Damit lassen sich die folgenden Basisadressen einstellen:

\$ F80xxx
 \$ F81xxx
 \$ F82xxx
 \$ F83xxx
 ⋮
 \$ FFFxxx

Die restlichen Adressleitungen werden auf dem Modul dekodiert und bestimmen, welche Register intern angesprochen werden. Dabei gibt es zum einen Register, von denen gelesen wird (*r*), und andere, die beschrieben werden können (*w*). Ein Schreibzyklus an einigen Adressen generiert verschiedene Signale auf dem *ROC* (*s*). In Tabelle 12 sind alle gültigen Adressen aufgelistet, die selektiert werden können.

Adresse		Aktion	Format	Register/ Signal
Dec	Hex			
0	0	s	D16	Reset
2	2	s	D16	Clear
8	8	s	D16	CCINT
10	A	w	D16	Kommando Register 0
12	C	w	D16	Kommando Register 1
16	10	w	D16	<i>FIFO</i> _{Pattern} (WIRE)
18	12	w	D16	<i>FIFO</i> _{Pattern} (Strip)
20	14	w	D16	<i>RefWire</i>
22	16	w	D16	<i>RefStrip</i>
24	18	w	D16	<i>RegStep</i>
26	1A	w	D16	<i>RegTrig</i>
28	1C	w	D16	<i>RegData</i>
30	1E	w	D16	<i>DigiThr</i>
32	20	r	D16	Status Register (<i>ROC</i>)
34	22	r	D16	<i>FIFO</i> _{Output}
36	24	r	D16	<i>N_{Digi}</i>
42	2A	w	D08	Int Vektor
43	2B	w	D08	VME Cmd
45	2D	r	D08	VME Cmd

Tabelle 12: Die Register des *ROC*

Die Namen der Register bzw. Signale haben dabei die folgende Bedeutung:

Reset: Internes 'Reset' Signal auf dem *ROC*.

Clear: Internes 'Clear' Signal auf dem *ROC*.

CCINT: Signal für den 'Code Manager', mit der Dekodierung fortzufahren.

Kommando Reg. 0: Die Ausgänge dieses Registers (CM0, CM1) werden in den 'Mode Controller' bzw. den 'Test Controller' eingespeist und bestimmen ihre Arbeitsweise.

Kommando Reg. 1: Durch dieses Register wird die Arbeitsweise des *ROC* selektiert. Dabei hat eine gesetzte Datenleitung die folgende Bedeutung:

- 0 Das 'ODER' über zwei Zeitscheiben wird eingeschaltet
- 1 Der vom 'Mode Controller' ausgelöste Interrupt wird zugelassen
- 2 Der vom 'Code Manager' ausgelöste Interrupt wird zugelassen
- 3 Es soll mehr als eine Zeitscheibe ausgelesen werden
- 4 Die 'Trigger Bits' werden auch ausgelesen

FIFO_{Pattern} (**Wire**): FIFO für das zu den Drähten zu schickende Testmuster.

FIFO_{Pattern} (**Strip**): FIFO für das zu den Strips zu schickende Testmuster.

REF_{Wire}: Referenzspannung für die Drahtsignale.

REF_{Strip}: Referenzspannung für die Stripsignale.

Reg_{Step}: Anzahl der Verschiebungen innerhalb der Pipeline bevor die serielle Auslese beginnen kann.

Reg_{Trig}: Anzahl der benötigten Strobe-Pulse, um alle 'Trigger Bits' eines Modules auszu-
lesen.

Reg_{Data}: Anzahl der benötigten Strobe-Pulse, um alle Daten eines Modules auszulesen.

Digi_{Thr}: Anzahl der registrierten Hits, die erreicht werden muß, damit die 'digitale'
Flagge gesetzt wird.

Status Register (*ROC*): Status Register des *ROC* Modules. Eine Eins innerhalb des
16 Bit Wortes hat dabei folgende Bedeutung:

- 0 RUN. Ein Run ist aktiviert worden
- 1 M0. Zustand des Mode Bits M0
- 2 M1. Zustand des Mode Bits M1
- 3 RTB. Die Trigger Bits werden ausgelesen
- 4 OMT. Es wird mehr als eine Zeitscheibe ausgelesen
- 5 CM0. Bit 0 des Kommando Registers 0
- 6 CM1. Bit 1 des Kommando Registers 0
- 7 DFLAG. Die 'digitale' Flagge ist gesetzt
- 8 EEVINT. Die Interrupt Anforderung des 'Mode Controllers' wird intern zuge-
lassen

- 9 EMCINT. Die Interrupt Anforderung des 'Code Managers' wird intern zugelassen
- 10 OEMPTY. Das $FIFO_{Output}$ ist leer
- 11 OFULL. Das $FIFO_{Output}$ ist voll
- 12 IEMPTY. Das $FIFO_{Input}$ ist leer
- 13 IFULL. Das $FIFO_{Input}$ ist voll
- 14 MCRD. Der 'Mode Controller' befindet sich im Zustand Eins
- 15 CMRD. Der 'Code Manager' hat einen Zyklus abgeschlossen

$FIFO_{Output}$: FIFO, aus dem die fertig aufbereiteten Daten ausgelesen werden.

N_{Digi} : Anzahl der Einträge, die sich im $FIFO_{Output}$ befinden.

Int. Vektor: Der Interrupt-Vektor, der vom ROC auf den VMEbus gelegt wird, wenn von ihm ein Interrupt ausgelöst wird.

VME Cmd: Kommando-Register für VME spezifische Einstellungen. Folgende Datenleitungen werden verwendet:

2-0 Interrupt Level der vom ROC gefordert wird (0-7)

- 7 Maskierung der Interrupt-Anforderung. Ist dieses Bit gesetzt, dann sind Interrupts zugelassen. Andernfalls werden sie maskiert und können nicht auf den VMEbus gelangen.

Das ROC Modul weicht in seinen Ausmaßen von der VME-Norm ab. Die Höhe von 233,4 mm entspricht der einer Standard-Europakarte. Durch seine Tiefe von 220 mm wird jedoch ein entsprechend tieferes VME-Crate benötigt. Das Modul ist mit beiden Steckern (P1 und P2) ausgerüstet. Die Signalbelegung des P1 Steckers entspricht der VME-Vorschrift. Dadurch ist der gesamte Datenverkehr (D16:A24) gewährleistet. Der untere P2 Stecker wird weder für den VME-Datenverkehr noch für den optionalen VSBbus genutzt. Hier werden ein privates Bus-System, sowie für jeden ROC zwei Stichleitungen installiert.

Zum Betrieb der $ROCs$ werden verschiedene Signale des zentralen Triggersystems benötigt. Es sind dies im einzelnen die folgenden Signale:

- RUN
- Fast Clear
- PipEna
- Hera Clock

Für die Auslese des gesamten Detektors werden 64 $ROCs$ benötigt, die in fünf Crates untergebracht werden. Um nicht jeden dieser $ROCs$ separat mit diesen Signalen zu versorgen, gibt es ein spezielles Modul (den ROD) das unter anderem die Aufgabe hat, diese Signale innerhalb eines Crates zu verteilen. Er empfängt die oben genannten Signale und verteilt diese dann über das auf dem P2 Stecker installierte Bus-System.

Ferner werden von jedem *ROC* noch zwei weitere Signale mit dem P2 Stecker verbunden. Es sind dies *DFLAG* und *RRDY*. *DFLAG* ist die schon erwähnte sogenannte 'digitale' Flagge. *RRDY* ist ein Signal, welches aus dem 'Code Manager' und dem 'Mode Controller' gewonnen wird. Es ist das logische 'UND' aus *MCRD* und *CMRD*. Es ist logisch Eins, wenn der *ROC* entweder einen Auslesezyklus abgeschlossen hat bzw. die Aufmerksamkeit des Prozessors benötigt. Diese beiden Signale werden als Stichleitung mit dem *ROD* verbunden. Der Zustand aller mit einem *ROD* verbundenen *ROCs* läßt sich dann über ein Register des *ROCs* durch einen einzigen VME-Lesezyklus feststellen. Die Verteilung der erwähnten Signale auf dem P2 Stecker ist der Tabelle 13 zu entnehmen.

01a	<i>RRDY</i>	01c	<i>GND</i>
02a	<i>DFLAG</i>	02c	<i>GND</i>
22a	<i>RUN</i>	22c	<i>GND</i>
23a	<i>Fast Clear</i>	23c	<i>GND</i>
24a	<i>PipEna</i>	24c	<i>GND</i>
25a	<i>HERA Clock</i>	25c	<i>GND</i>

Tabelle 13: Die P2 Steckerbelegung

6.5.10 Der ROD


Der *ROD*³³ hat, wie im vorigen Kapitel besprochen, die primäre Aufgabe, ein mit *ROCs* bestücktes Crate mit den Triggersignalen *RUN*, *Fast Clear*, *PipEna*, und *HERA Clock* zu versorgen. Er empfängt diese Triggersignale von einer 'Fan Out'-Karte des Myon STC-Crates. Die Verbindung wird über ein 20-poliges, verdrilltes Flachbandkabel, über das die Signale in differentiell getriebener Form übertragen werden, hergestellt. Auf dem *ROD* werden sie dann mittels eines *MC 3450* in TTL Pegel umgewandelt und auf den schon erwähnten privaten Bus der unteren VME-Steckerreihe geleitet.

Um unser Auslesesystem auch getrennt von der H1 Elektronik verwenden zu können, gibt es auf dem *ROD* die Möglichkeit, diese Triggersignale künstlich zu erzeugen bzw. durch LEMO Kabel einzuspeisen.

Die *HERA Clock* kann durch einen 10 MHz Oszillator ersetzt werden, der auf dem *ROD* installiert ist. *PipEna* und *Fast Clear* können extern durch LEMO Stecker eingespeist werden. Letzteres kann zusätzlich per Software generiert werden. Letztlich kann das Signal *Run* per Software auf dem *ROD* aktiviert oder deaktiviert werden. Damit ist gewährleistet, daß das Auslesesystem auch losgelöst von der H1 Infrastruktur, wie zum Beispiel bei externen Labortests, verwendet werden kann. Die Verknüpfung von zentralen und lokalen Signalen ist in Abbildung 50 dargestellt.

Darüberhinaus besitzt der *ROD* jeweils 16 Eingänge für die Signale *DFLAG* und *RRDY* der mit ihm verbundenen *ROCs*. Diese auch über den P2 Stecker eingespeisten Signale bilden die Eingänge in zwei über den VMEbus auslesbare Register. Damit kann man sehr schnell einen Überblick über den Zustand aller in einem Crate befindlichen *ROCs* gewinnen.

³³Read Out Distributor

Abbildung 50: Signalverteilung durch den *ROD*

Während in Tabelle 14 die Signalbelegung des P2 Steckers aufgelistet ist, faßt Tabelle 15 die über den VMEbus zugänglichen Register zusammen:

01a	<i>DFLAG01</i>	01c	<i>RRDY01</i>
02a	<i>DFLAG02</i>	02c	<i>RRDY02</i>
03a	<i>DFLAG03</i>	03c	<i>RRDY03</i>
04a	<i>DFLAG04</i>	04c	<i>RRDY04</i>
⋮		⋮	
16a	<i>DFLAG16</i>	16c	<i>RRDY16</i>
22a	<i>RUN</i>	22c	<i>GND</i>
23a	<i>Fast Clear</i>	23c	<i>GND</i>
24a	<i>PipEna</i>	24c	<i>GND</i>
25a	<i>HERA Clock</i>	25c	<i>GND</i>

Tabelle 14: Die P2 Steckerbelegung des *ROD*

Die einzelnen Datenleitungen des Registers 'VME Cmd' haben dabei folgende Bedeutung:

2-0 Interrupt Level der vom *ROD* gefordert wird (0-7)

4 *Run*: Internes Run-Signal

7 Maskierung der Interrupt Anforderung. Ist dieses Bit gesetzt, dann sind Interrupts

Adresse		Aktion	Format	Register/ Signal
Dec	Hex			
2	2	s	D16	<i>Clear</i>
4	4	s	D16	<i>DFLAG</i>
6	6	s	D16	<i>RRDY</i>
42	2A	w	D08	Int Vektor
43	2B	w	D08	VME Cmd
45	2D	r	D08	VME Cmd

Tabelle 15: Die Register des *ROD*

zugelassen. Andernfalls werden sie maskiert und können nicht auf den VMEbus gelangen.

6.6 Das Datennahmesystem

Für die Auslese des gesamten digitalen Myon-Systems werden 64 Readout Controller verwendet. Diese Controller befinden sich in fünf verschiedenen VME-Crates, die über den H1 Detektor verteilt sind und werden im folgenden 'Read Out Crates' genannt. In ihnen befindet sich jeweils ein *ROD* und 12 bzw. 13 *ROCs*. Die Organisation der Auslese wird von zwei *MC 68020* Prozessoren der Firma CES (FIC) übernommen, die sich in einem separaten VME Crate, dem 'Master Crate', befinden. Diese Prozessoren arbeiten mit einer internen Taktfrequenz von 24 *MHz*. Die Verbindung zwischen diesen Crates wird durch eine vertikale Crate-zu-Crate Verbindung hergestellt. Hierfür wird ein spezielles Modul der Firma CES (*VIC 8250*) verwendet. Der *VIC* ist ein VME Master/Slave Modul und erlaubt den Aufbau einer transparenten Verbindung zwischen bis zu 15 VME Crates. Die Distanz zwischen den verschiedenen Crates kann dabei bis zu 100 *m* betragen.

Abbildung 51 gibt einen Überblick über das komplette Auslesesystem. Hier sollen nun die verschiedenen Module des 'Master Crates' und deren Aufgaben eingehend diskutiert werden:

VMEXI: Diese Einheit stellt die Verbindung zur zentralen DAQ her. Die Übertragung der Daten findet dabei durch ein Fiberglaskabel statt. Zwischen allen Subsystemen wird mittels VMEXI Modulen eine Ringverbindung aufgebaut, über die die Daten von den lokalen 'Multi Event Buffern' zur zentralen DAQ transferiert werden. Mit seiner 68020 CPU und seinem 75 *MHz* Taxi-Chip ist es in der Lage, Daten mit einer Rate von 12,5 *Mbyte/sec* über die optische Verbindung zu transferieren [66].

MacVee: Hierdurch wird die Verbindung zu einem Macintosh Computer (MacII) hergestellt [67]. Dieser Computer befindet sich im Kontrollraum und durch ihn wird die Datennahme des Myon-Systems überwacht.

VIC: Der bereits erwähnte VIC verbindet alle 'Read Out Crates' mit dem zentralen 'Master Crate' [59].

VMEIC: Auch dieses Modul stellt eine Crate-zu-Crate Verbindung her [68]. Durch sie wird das spezielle 'Subsystem Trigger Crate' mit dem 'Master-Crate' verbunden. Dadurch kann sowohl auf die verschiedenen für den Trigger benötigten Module zugegriffen werden, als auch von diesen Interrupts im 'Master Crate' generiert werden.

DPM: Dies sind Speichermodule [60], die für verschiedene Zwecke verwendet werden. Es sind sogenannte 'Dual Ported Memories', die sowohl den Datentransfer durch den VMEbus, als auch über den VSB-Bus erlauben. Sie besitzen eine Speicherkapazität von 512 *kByte*. Eines von ihnen übernimmt die Aufgabe des 'Multi Event Buffers'. Hier werden die fertigen Daten der Ereignisse zwischengespeichert. Das VMEXI-Modul liest dann anschließend diese Daten über den VSBbus aus und sendet sie über die optische Verbindung zur zentralen DAQ. Die anderen Memories dienen zur Speicherung lokaler Parameter sowie zur Zwischenspeicherung der ausgelesenen Daten, die nach der Auslese noch formatiert werden müssen, bevor sie weitergeleitet werden können.




Abbildung 51: Das Auslesesystem

FIC: Dies sind die beiden Prozessoren, die für die Auslese der von den *ROC*s gesammelten Daten, bzw. für deren Aufbereitung und Überwachung zuständig sind [52]. Auf ihnen ist kein Betriebssystem installiert. Die extern auf einem MacII Computer entwickelten Programme werden jeweils direkt auf diese Prozessoren geladen. Einer der beiden transferiert diese Daten aus den 'Read Out Crates' in ein DPM-Modul. Sobald er damit fertig ist, wird der zweite Prozessor aufgefordert, mit der Formatierung dieser Daten anzufangen und sie anschließend im 'Multi Event Buffer' abzuspeichern. Während der erste FIC dann wieder auf den nächsten Trigger wartet, kann er Daten ausgewählter Ereignisse analysieren und damit den Zustand des Myon-Systems überprüfen.

6.6.1 Die Organisation der Auslese

Vor Beginn der Datennahme werden alle benötigten Parameter in die Memory-Module des 'Master Crates' geladen. Anschließend werden die benötigten Programme in die zuständigen Prozessoren geladen und diese gestartet. Dabei steuert ein Prozessor die Aktionen des anderen und wird deshalb 'Master' genannt. Der andere wird entsprechend als 'Slave' bezeichnet. Die Kommunikation zwischen den Prozessoren findet durch auf ihnen befindlichen FIFOs statt. Jeder FIC besitzt vier verschiedene FIFOs mit einer Speichertiefe von 512 32-Bit Worten.

Nach dem Laden der Programme werden zunächst alle benötigten Variablen sowie der benötigte Speicherbereich initialisiert. Ferner werden die verwendeten Interrupts initialisiert und die entsprechenden Interruptvektoren geladen. Die Triggereinheiten werden vom 'Master' in den benötigten Zustand versetzt. Danach wartet dieser dann auf die Mitteilung des zentralen Trigger-Systems, daß die Datennahme aktiviert werden soll.

Der Beginn der Datennahme wird dem 'Master' durch einen VME-Interrupt mitgeteilt. Nach Eintreffen dieser Interrupts werden die *ROC*s mit allen benötigten Parametern initialisiert. Weiterhin werden 20 Speicherbereiche (Buffer) für die Zwischenablage von Ereignisdaten von der zentralen DAQ angefordert. Hier können dann die Daten von 20 verschiedenen Ereignissen gespeichert werden. Damit realisiert man auch bei der Datennahme ein Pipeline System. In diesen Buffern können die Adressen von jeweils 2000 Drähten bzw. Strips gespeichert werden. Parallel zu diesen 20 Buffern werden intern noch weitere 2×20 lokale Buffer benötigt. In einen Satz dieser Buffer werden zunächst alle ausgelesenen Daten gespeichert. Dabei handelt es sich sowohl um die 'Trigger Bits' als auch um die eigentlichen kompletten Daten. Später werden diese dann nach 'Trigger Bits' und Daten getrennt gespeichert. Einzig die Adressen der einzelnen Kanäle gelangen nachher in den 'Multi Event Buffer'. Die Struktur des Buffer Schemas ist in Abbildung 52 aufgetragen.

Die Adressen der verschiedenen Buffer sowie einige andere Parameter werden dem 'Slave'-Prozessor durch eines der FIFOs mitgeteilt. Die Startadressen der verfügbaren lokalen Buffer werden in einem FIFO (0) des 'Masters' gespeichert. Bevor dem zentralen Trigger mitgeteilt wird, daß die Datennahme beginnen kann, wird einer dieser Buffer alloziiert, in dem die Daten des nächsten Ereignisses gespeichert werden können.

Das *L2Keep*-Signal löst auf dem 'Master'-Prozessor einen Interrupt aus (Level 4). Durch diesen Interrupt wird er sofort aufgefordert, mit der Auslese der *ROC*s zu beginnen.

Während dieser Auslese testet der 'Master' immer wieder,³⁴ ob inzwischen das Signal *L3Reject* Signal vorliegt. Wenn dies der Fall ist, wird die Auslese sofort abgebrochen.

³⁴polling




Abbildung 52: Das Buffer Schema

Dem Triggersystem wird durch *FER* und der Bestätigung des *L3Reject* mitgeteilt, daß das System für den nächsten Trigger bereit ist. Trifft *L3Reject* nach Beendigung der Auslese ein, so wird der 'Master' wieder durch einen Interrupt (Level 3) unterbrochen. Er sorgt dann dafür, daß der belegte Buffer-Bereich für die Daten des folgenden Ereignisses bereitsteht und bestätigt dem zentralen Trigger die Verarbeitung von *L3Reject*.

Bleibt das Signal *L3Reject* aus, dann wird die Auslese bis zum Ende fortgesetzt. Durch *L3Keep* wird auch wieder ein Interrupt auf dem 'Master'-Prozessor ausgelöst (Level 3). In diesem Fall müssen den Ereignisdaten noch verschiedene, mit dem Ereignis korrelierte, Daten (unter anderem *L1Keep*-, *L2Keep* Nummer) hinzugefügt werden. Nachdem das geschehen ist, wird die Startadresse des benutzten Buffers in ein anderes FIFO (1) übergeben. Dann wird aus dem entsprechenden FIFO die Adresse des nächsten freien Buffers entnommen, in dem die Daten des folgenden Ereignisses gespeichert werden können. Solange sich keine freien Buffer mehr in diesem FIFO befinden, bleibt die Bestätigung des *L3Keep* an den zentralen Trigger aus, und es werden keine neuen Trigger zugelassen. Damit ist sichergestellt, daß bevor ein neues Ereignis zugelassen wird, immer Speicherplatz für die auszulesenden Daten vorhanden ist.

Sobald die Datennahme gestartet wird, startet der 'Slave'-Prozessor mit seiner Arbeit. Einerseits versucht er von der zentralen DAQ die Kontrolle über möglichst viele 'Multi Event Buffer' zu bekommen. Verfügbare 'Multi Event Buffer' werden im FIFO 0 des 'Slave' gespeichert. Steht mindestens einer dieser Buffer zur Verfügung, und in FIFO 1 des 'Masters' befindet sich die Adresse eines Speicherbereiches wo sich aktuelle Ereignisdaten befinden, startet er mit der Datenformatierung. Zunächst werden die Adressen der 'Trigger Bits' von denen der Daten getrennt. Danach wird die Zählfolge der Drahtadressen innerhalb der verschiedenen Ebenen invertiert. Damit beginnt die Zählung für alle Kanäle innerhalb einer Ebene einheitlich mit dem Wert Null.




Abbildung 53: Informationsaustausch durch die FIFOs

Der weitere Verlauf wird von der bei HERA zu erwartenden Datenmenge abhängen. Das Ziel ist es, so früh wie möglich das von den folgenden Analyseprogrammen erwartete Datenformat zu erzeugen. Dafür müssen die ausgelesenen Adressen nach Draht- und Strip-Adressen getrennt geordnet werden. Anschließend soll dafür gesorgt werden, daß zum einen die Zählfolge innerhalb der Ebenen für alle Module identisch ist. Da die in der Barrel-Basis installierten Module in einer anderen Orientierung installiert werden als die restlichen Barrelmodule, wird hier auch die Richtung des Auslesebusses, und damit die gesamte Zählrichtung invertiert. Weiterhin werden aus technischen Gründen bei einigen Strip-Ebenen zwei Auslesebusse für eine einzige Ebene verwendet, so daß die zugehörigen Strip-Adressen dieser Ebene als zwei verschiedene Ebenennummern erscheinen. Hier soll eine konsistente Zählfolge hergestellt werden. Letztlich soll dafür gesorgt werden, daß Veränderungen der Verkabelung am Bus-Terminal nicht zu Veränderungen in der endgültigen Adressierung der Daten führen. Nachdem dies alles geschehen ist, wird dann noch die Sortierung der Daten in eine aufsteigende Reihenfolge gewünscht.

Der Zeitbedarf für diese Umformatierung hängt aber von der ausgelesenen Datenmenge ab. Abbildung 54 zeigt die für die beschriebenen Aufgaben benötigte Zeit in Abhängigkeit der gefeuerten Kanäle. Zum Vergleich ist in Abbildung 55 die für die eigentliche Auslese der ROCs benötigte Zeit aufgetragen.

Nachdem die Formatierung abgeschlossen ist, werden die fertigen Daten im 'Multi Event Buffer' gespeichert. Der weitere Verlauf hängt vom Zustand des 'Masters' ab. Während dieser nämlich nicht mit der Auslese des Detektors beschäftigt ist, analysiert er aktuelle Ereignisdaten. Solange aber die Daten eines Ereignisses analysiert werden, darf der zugehörige Speicherbereich nicht durch neue Daten überschrieben werden. Dieser Bereich muß für den benötigten Zeitraum blockiert bleiben. Dies wird dadurch sichergestellt, daß der 'Multi Event Buffer' nicht sofort an die zentrale DAQ übergeben wird,





Abbildung 54: Zeitbedarf für die Datenformatierung

sondern erst an den 'Master' überreicht wird (FIFO 2). Dort befinden sich die Startadressen von Ereignisdaten, die analysiert werden sollen. Um aber möglichst wenig Platz hierdurch zu blockieren, wird immer nur dann ein neues Ereignis übergeben, wenn ein vorheriges abgearbeitet wurde, sich also kein Eintrag in diesem FIFO befindet. Dadurch wird sichergestellt, daß möglichst immer genügend freie Buffer für die Aufnahme von Daten zur Verfügung stehen. Ist dieses FIFO belegt, wird die Nummer des entsprechenden 'Multi Event Buffers' in ein anderes FIFO (2) des 'Slave' geschrieben. In diesem FIFO befinden sich die Nummern von 'Multi Event Buffern' die an die zentrale DAQ übergeben werden können. Analog übergibt der 'Master' nach der Analyse von Ereignisdaten die entsprechende Nummer auch in dieses FIFO des 'Slave'. Dieser sorgt letztlich dann auch dafür, daß die fertig aufbereiteten Daten an die zentrale DAQ übergeben werden.

Im Rahmen der Analyse werden vom 'Master' verschiedene Histogramme gefüllt, auf die vom externen MacII Computer zugegriffen werden kann. Dadurch ist man in der Lage, den Detektor während der Datennahme permanent zu überwachen und etwaige Fehlfunktionen schnell zu entdecken.

Der Austausch von Daten über die verschiedenen FIFOs der beiden Prozessoren ist in Abbildung 53 schematisch dargestellt.

Abbildung 55: Zeitbedarf für die Auslese der *ROC*s

6.6.2 Die Zeitkalibrierung

Die Initialisierung des gesamten Systems entspricht nahezu dem Vorgang bei der normalen Datennahme. Da bei der Zeitkalibrierung aber keine Umformatierung der gewonnenen Daten stattfinden muß, kann die Aufgabe der Kalibrierung von einem Prozessor alleine übernommen werden. Das Register Reg_{step} des *ROC*s wird jetzt mit der Zahl Eins geladen, damit alle Zeitscheiben der Pipelines ausgelesen werden können, und im Kommando-Register wird das entsprechende Bit gesetzt, daß mehrere Zeitscheiben ausgelesen werden sollen. Weiterhin wird anstelle des Interrupt-Servers ein anderes Programm installiert welches bei jedem *L2Keep* Interrupt ausgeführt wird. Dieses Programm sorgt für die Auslese aller Pipeline Einträge für alle aktivierten *ROC*s. Die Anzahl der gefundenen Treffer innerhalb einer Zeitscheibe wird für alle *ROC*s gespeichert und bei jedem neuen Trigger aktualisiert. Der Speicherbereich in welchem diese Daten abgelegt werden, ist dem angeschlossenen MacII Computer bekannt, so daß von ihm aus diese Daten abgerufen und auch dargestellt werden können. Ein typisches Beispiel für die Häufigkeitsverteilung der Treffer innerhalb der verschiedenen Zeitscheiben ist in Abbildung 56 aufgetragen. Die aufgetragenen Daten wurden während der Installationsphase des Streamerkammersystems gewonnen. Während dieser Zeit fanden noch keine Teilchenkollisionen im HERA Speicherring statt. Das System arbeitete deshalb noch im Trigger-Mode 4, was heißt, daß ein Teilchendurchgang durch die Kammern in keiner Weise mit dem künstlich generierten Clock Signal korreliert war.

Beim Betrieb von HERA stimmen Teilchendurchgang und die aktive Flanke des Clock Signals zeitlich genau überein. Damit wird die Information des Drahtsignals mit der nächsten Flanke des Clock Signals in die Pipelines eingespeist (Driftzeitunterschiede führen zu Verzögerungen von höchstens $\sim 100 \text{ nsec}$). Sind aber Teilchendurchgang und




Abbildung 55: Häufigkeitsverteilung der Treffer innerhalb der verschiedenen Zeitscheiben bei der Kalibrierung

Clock Signal nicht korreliert, dann kann die Position des Signales innerhalb der Pipelines um eine Stelle variieren. Zusätzlich ist bekannt, daß das in dieser Phase von uns verwendete Kammergas zu häufigeren Nachpulsen innerhalb der Streamerkammern führt. Damit werden auch entsprechend häufiger Signale in zwei konsekutiven Zeitscheiben erwartet. Die gezeigte Verteilung entspricht damit unseren Erwartungen für diese Konfiguration. Beim Betrieb von HERA wird erwartet, daß sich alle, zu einem Ereignis gehörenden Treffer, innerhalb von zwei Zeitscheiben befinden.

6.6.3 Der Systemtest

Der Systemtest dient zur Überprüfung der gesamten Elektronikette des digitalen Systems. Ein Prozessor ist für diese Aufgabe verantwortlich. Vom MacII Computer werden ihm alle benötigten Parameter für diesen Test mitgeteilt, dazu gehören vor allem, wieviele Elektronikkanäle sich in jeder einzelnen angeschlossenen Ebene befinden und welches Testmuster zu diesen Kanälen geschickt werden soll. Diese Daten befinden sich in Parameter Files auf dem MacII und werden zu Beginn des Tests in Speichermodule des VME 'Master Crates' geladen.

Der Test wird dann vom FIC Prozessor durchgeführt, der die gewonnenen mit den erwarteten Daten vergleicht. Aufgetretene Fehler werden in einem der DPM Memories mit zugehörigen Kanalnummern abgelegt. Da auch hier wieder dieser Speicherbereich dem MacII Computer bekannt ist, kann dann von ihm aus das Ergebnis des Tests abgerufen werden.

6.7 Die Steuerung der Datennahme

Die Steuerung der Datennahme wird vollkommen von einem externen MacII Computer übernommen. Von hier aus hat der Benutzer die komplette Kontrolle über das ganze digitale Auslesesystem der Streamerkammern. Die Verbindung dieses Computers mit dem 'Master Crate', welches die für die Datennahme verantwortlichen Prozessoren enthält, wird durch eine Micron-MacVee Verbindung hergestellt.

Ferner befinden sich auf diesem Computer auch alle für die Initialisierung des Auslesesystems benötigten Parameter, die jeweils vor Beginn der Datennahme in die dafür vorgesehenen VME-Speichermodule geladen werden.

Die Benutzeroberfläche des Steuerprogramms bedient sich der komfortablen graphischen Möglichkeiten der Macintosh Architektur. Das System ist hierarchisch aufgebaut und gliedert sich in drei verschiedene Ebenen. Die obere Ebene stellt die Kommunikation mit dem Benutzer her. Dieser kann durch anklicken von sogenannten 'Buttons' verschiedene Aktionen auslösen.

Erstellt wurde das Steuersystem unter Verwendung der Entwicklungshilfen "HyperCard" und "SuperCard" unter Verwendung der zugehörigen Programmiersprache "HyperTalk".

Die Zugriff auf die VME-Hardware wird durch sogenannte 'External Functions' und 'External Commands' (XFCN, XCMD) sichergestellt. Diese stellen die nächste Ebene in diesem System dar, und wurden in der Programmiersprache "C" geschrieben.

Letztlich kann durch verschiedene sogenannte 'Treiber' bei Bedarf der Zustand des Datennahmesystems mit einer relativ großen Frequenz (5 - 20 Hz) überwacht werden. Auch sie wurden in der Programmiersprache "C" geschrieben.

Nach Aktivierung des Steuerprogramms erscheint ein Menü aus verschiedenen 'Buttons' auf dem Bildschirm. Diese 'Buttons' sind in drei Unterbereiche (Datennahme, Systemtests und Ändern von Parametern) unterteilt. Innerhalb dieser Bereiche können verschiedene Optionen ausgewählt werden. Je nach Wahl erscheinen dann andere Menüs mit weiteren Optionen. Eine Übersicht über die einzelnen Darstellungen ist im Anhang gegeben.

Die Bedienung des Systems erweist sich durch dieses Konzept als extrem einfach. Der Benutzer benötigt keinerlei detaillierte Kenntnisse über die interne Struktur. Zum Neustart der Datennahme muß einzig ein 'Button' betätigt werden. Dadurch wird dann veranlaßt, daß die komplette Hardware initialisiert wird. Weiterhin werden alle benötigten Parameter aktualisiert und geladen. Letztlich werden die benötigten Programme in die Prozessoren geladen und gestartet. Die weitere Steuerung wird dann von der zentralen DAQ und dem zentralen Triggersystem übernommen. Der Zustand des Datennahmesystems für die Streamerkammern kann jederzeit lokal über den MacII überwacht werden.

6.8 Ergebnisse von ersten Messungen

Erste Messungen mit einem Prototypen der Elektronik wurden bei Kalibrationsmessungen mit einem Testdetektor im internationalen Forschungszentrum CERN in Genf durchgeführt [69]. Der verwendete Testdetektor bestand aus einer Anordnung von Eisenplatten und Streamerkammern wie sie auch im H1 Experiment verwendet wird. Der Querschnitt betrug $110 \times 125 \text{ cm}^2$. Die gesamte Anzahl der digitalen Kanäle der Streamerkammern betrug ~ 1200 . Ziel der Messungen war die Eichung des Streamerkammerkalorime-

ters sowohl bei direktem Teilchenbeschuß, als auch die in Kombination mit dem Flüssig-Argon Kalorimeter. Der Testaufbau ist in Abbildung 56 schematisch dargestellt.




Abbildung 56: Testaufbau für die Kalibrationsmessungen im CERN

Alle Messungen wurden am Teststrahl H6 des Super Proton Synchrotrons SPS am CERN durchgeführt. Dieser Strahl liefert alle 12,2 Sekunden für einen Zeitraum von 2,2 Sekunden Teilchenstrahlen³⁵ bestehend aus Elektronen, Pionen und Myonen. Die Impulse der Teilchen können zwischen 10 *GeV/c* und 250 *GeV/c* variiert werden. Je nach Strahleinstellung betrug die Teilchenrate innerhalb eines Bursts zwischen ~ 50 und ~ 10.000 Hz.

Das Datennahmesystem basierte im Gegensatz zum H1 Experiment aber nicht auf dem VMEbus Konzept, sondern auf dem CAMAC-Bus. Die Daten wurden zunächst von einem CAB-Prozessor ausgelesen und dann auf einem PC zwischengespeichert. Schließlich wurden sie über einen VAX-Rechner auf Magnetband geschrieben. Das Datennahmesystem ist in Abbildung 57 schematisch wiedergegeben.

Die Rate, mit der die Daten aufgezeichnet werden konnten, war durch den Speicherbereich des PC auf maximal ~ 300 Ereignisse/Burst begrenzt. Um über CAMAC ausgelesen werden zu können, war es notwendig, die digitale Ausleseelektronik für die Streamerkammern zu modifizieren. Hierzu wurden die Datenausgänge des *FIFO_{Output}*, sowie der entsprechende Eingang für den Schreibpuls und das Signal *CCINT* zum P2 Stecker des VME-Crates geführt. Diese Leitungen waren über ein Flachbandkabel mit einem speziell gebauten CAMAC-Modul verbunden, über welches der Datentransfer stattfinden konnte. Der ROC wurde über einen an das VME-Crate angeschlossenen 68000er Rechner (ATARI) initialisiert. Das für den Betrieb benötigte Taktsignal (10 MHz) wurde intern durch einen Quarz Oszillator generiert.

Insgesamt wurden in verschiedenen Testperioden die Daten von ca. $\sim 10^7$ Ereignissen aufgezeichnet. Der fehlerfreie Betrieb des Systems unter Strahlbedingungen gab den Ausschlag für die endgültige Fertigung des kompletten digitalen Auslesesystems für die Streamerkammern.

³⁵Bursts




Abbildung 57: Das Datennahmesystem für die Kalibrationsmessungen im CERN

Ein identischer Prototyp wurde bei Kammeruntersuchungen an einem Teststrahl verwendet. Hierbei handelte es sich um Messungen an einem Elektronenstrahl im DESY in Hamburg. Im Rahmen dieses Tests wurde ebenfalls das Verhalten der Streamerkammern untersucht. Informationen über Testaufbau und Resultate finden sich in [70]. Auch hier erwies sich der Einsatz der Ausleselektronik als problemlos. Während des Betriebs konnte kein Fehlverhalten festgestellt werden.

Im September 1990 war der erste Halbkant des Eisenjochs des H1 Detektors komplett mit Streamerkammern ausgerüstet. Nach Installation der Gas- und Hochspannungsverteilung konnte er mit Hilfe des endgültigen Datennahmesystems ausgelesen werden. Der einzige Unterschied zum endgültigen Gesamtsystem besteht in der Tatsache, daß für diesen Test nur ein spezielles Crate für die Ausleseelektronik benötigt wurde, in dem zwei *ROCs* installiert waren. In diesem Test wurde das komplette System mit Hilfe von Myonen aus der kosmischen Höhenstrahlung überprüft.

Jeweils die beiden ersten und letzten Kammerebenen innerhalb des Eisens wurden zur Erzeugung des Triggersignals verwendet. Innerhalb jeder dieser Ebenen wurden die Drahtsignale aller Kanäle verODERT. Eine 3fach Koinzidenz aus den vier Ebenen definierte einen Teilchendurchgang und löste ein Triggersignal aus. Nachdem die Auslese abgeschlossen ist, werden die gewonnenen Daten über die zentrale DAQ dann weiter auf den Massenspeicher des DESY IBM-Rechners transferiert. Damit wurden durch das

Myonsystem die ersten Detektordaten aus dem H1 Experiment zur Verfügung gestellt.

Seit dieser Zeit werden laufend Daten von Myonen aus der Höhenstrahlung genommen, um das Verhalten der Streamerkammern im Detektor zu überwachen. In Abbildung 59 ist beispielhaft die Treffermultiplizität aus diesem Test wiedergegeben, und Abbildung 60 zeigt die Drahttreffer in einem typischen Myonereignis.






Abbildung 59: Trefferhäufigkeit für kosmische Myonen



Strips of Module 5



Strips of Module 6




Abbildung 60: Ereignisbild eines Ereignisses aus der kosmischen Höhenstrahlung

6.9 Slow Control

Beim Betrieb eines Experimentes der Größenordnung von H1 ist es absolut notwendig, wichtige Arbeitsparameter des Detektors permanent zu überwachen. Hierzu gehören zum Beispiel Hochspannungswerte und Temperaturen innerhalb verschiedener Detektorelemente sowie die Überwachung von Gasparametern. Die Frequenz, mit der diese Werte kontrolliert werden müssen, ist deutlich geringer als die Ereignisrate die verarbeitet werden muß. Deshalb trägt dieser gesamte Überwachungskomplex den Namen 'Slow Control'.

Für das Streamerkammersystem wurde vom II. Institut für Experimentalphysik der Universität Hamburg ein spezielles System entwickelt welches aufgrund seiner Modularität an verschiedenen Stellen zum Einsatz kommt [71]. Da es teilweise eng mit der Ausleseelektronik verbunden ist, soll es in diesem Kapitel vorgestellt werden.

Das Konzept basiert auf einem 'Master', dem sogenannten 'Slow Controller', der über einen speziellen Bus mit bis zu 16 Prozessoren (Station Processor) verbunden ist. Jeder dieser Prozessoren wiederum ist mit einer speziellen Elektronikarte (Application Board) verbunden, die letztlich die Kontrolle der verschiedenen Parameter übernimmt. Die 'Application Boards' unterscheiden sich je nach Aufgabenbereich, während 'Station Processor' und 'Slow Controller' universell eingesetzt werden können. Eine Übersicht über das System ist in Abb. 60 gegeben.




Abbildung 60: Das schematische 'Slow Control' Konzept

Der 'Slow Controller' besteht im wesentlichen aus drei 'Dual Ported RAMs', einem Mikroprozessor und einem VME Interface (Abb. 61). Im 'Data Memory' werden die Meßergebnisse aus den verschiedenen Kanälen gespeichert. Im 'High Memory' bzw. 'Low Memory' werden die erlaubten oberen bzw. unteren Grenzwerte der entsprechenden Kanäle abgelegt.³⁶ Der über ein EPROM fest programmierte Prozessor fordert unentwegt die aktuellen Daten der verschiedenen Meßstationen ab und vergleicht sie mit den zulässigen Grenzwerten. Liegt der Meßwert eines Kanals außerhalb dieses Bereiches, dann können auf dem VMEbus ein Interrupt ausgelöst und von dort weitere Aktionen veranlaßt werden.

³⁶In den Anwendungen wo Daten zu einem 'Application Board' gesendet werden, enthält das 'Low Memory' die zu schickenden Daten




Abbildung 61: Schemazeichnung des 'Slow Controller'

Jeder 'Station Processor' überwacht permanent den Datenverkehr auf dem 'Slow Bus'. Sobald einer von ihnen angesprochen wird, übernimmt er die entsprechenden Informationen und tauscht seinerseits Daten mit seinem 'Application Board' aus. Diese Daten können dann wiederum dem 'Slow Controller' mitgeteilt werden.

Die 'Application Boards' gibt es je nach Aufgabe in verschiedenen Versionen. Momentan sind drei Ausführungen vorgesehen:

1. Niederspannungs- und Temperaturüberwachung:

Von diesen Modulen wird die Versorgungsspannung der digitalen Ausleseelektronik, sowie die Temperatur an acht verschiedenen Stellen an den Auslesekarten im Eisen überwacht. Ein Modul besteht aus einem 8-Bit ADC und einem Analogmultiplexer für 56 Kanäle.

2. Spannungsversorgung der digitalen Ausleseelektronik:

Durch dieses Modul kann die Niederspannungsversorgung für die digitale Ausleseelektronik zentral aus- und eingeschaltet werden.

3. Hochspannungskonfiguration:

Jedes Streamerkammerprofil ist mit einem separaten Anschluß für die Hochspannungsversorgung versehen. Mehrere Profile werden von einem einzigen Hochspannungskanal versorgt. Um im Falle einer Fehlfunktion eines Profils nicht den zugehörigen Hochspannungskanal, und damit gleichzeitig mehrere Profile, ausschalten zu müssen, wird die Hochspannung über spezielle Verteilerstationen zu den einzelnen Profilen geführt. Der Zustand der Verbindungen der einzelnen Kanäle kann von diesem Modul überwacht werden. Damit ist gewährleistet, daß immer von jedem Kammerprofil bekannt ist, ob es mit Hochspannung versorgt ist oder nicht.

7 Ein schneller Trigger mit den Streamerkammern

In Kapitel 3.5 wurde der Prozess $ep \rightarrow ep\mu\mu$ als Reaktion zur Bestimmung der Luminosität vorgestellt. Nachdem nun das Streamerkammersystem mitsamt der digitalen Ausleseelektronik beschrieben wurde, können die Ergebnisse der durchgeführten Simulationsrechnungen diskutiert werden. Es wurde speziell untersucht, ob mit Hilfe des digitalen Streamerkammersystems auf Ereignisse dieses Typs getriggert werden kann.

Die Signatur für Ereignisse aus diesem Prozess ist relativ klar: Da sowohl das Elektron, als auch das Proton vornehmlich unter sehr kleinen Winkeln θ gestreut werden, verbleiben sie meist im Strahlrohr. Einzig die beiden Myonen gelangen in den Detektor. Damit ist die bei dem Prozess nachweisbare Energie sehr gering, und es ist somit unmöglich alleine über die Energie zu triggern. Die Signatur für diese Ereignisse ist vielmehr das Auftreten zweier Myonen, bei gleichzeitig fehlendem Energietrigger.

Um einen Myontrigger zu realisieren bieten sich die Triggerausgänge der Auslesekarten des digitalen Myonsystems an. Wie im entsprechenden Kapitel beschrieben, verfügt jede Karte über einen Ausgang, der ein Signal zeigt, sobald einer von 16 Kanälen einen Teilchendurchgang registriert hat. Diese Triggersignale werden von verschiedenen Ebenen des Myonsystems per Kabel herausgeführt. Es sind dies die Lagen 3,4,5,8, und 12. Die Ebene 3 ist dabei die erste instrumentierte Lage im Eisen. Durch geeignete logische Verknüpfungen dieser Signale lassen sich Myonen schon auf der Ebene des Triggers identifizieren.

Im Rahmen der Untersuchungen wurden zwei unterschiedliche Ansätze verfolgt. Das gesamte Myon-System ist in einer 64-er Struktur modular aufgebaut. Dieses Konzept kann man auch auf die Realisierung eines Triggers ausdehnen, indem man die Signale innerhalb der 64 Module zunächst lokal verarbeitet. Aus den fünf 'Trigger-Ebenen' innerhalb eines jeden Modules werden zunächst Treffer in einer Mindestanzahl dieser Ebenen gefordert (2/5, 3/5, 4/5). Ebenso kann man die fünf Ebenen in der Tiefe segmentieren. Dies wurde versucht, indem innerhalb der ersten drei Ebenen verlangt wurde, daß zwei gefeuert haben, und aus den verbleibenden zwei, entsprechend eine (2/3 \oplus 1/2).

Die Resultate sind in Tabelle 16 zusammengefaßt. Hier ist jeweils prozentual angegeben in wievielen Modulen die entsprechenden Bedingungen erfüllt werden³⁷. Aus der Anzahl der angesprochenen Module läßt sich ein Multiplizitätstrigger für Myonen realisieren. In allen Ereignissen, in denen zwei Module angesprochen haben, sind deutlich zwei Myonen in zwei verschiedenen Modulen zu erkennen.

Anzahl der Module	2/5	3/5	4/5	2/3 \oplus 1/2
0	5,5	12,0	22,4	19,8
1	42,2	43,8	43,5	43,2
2	30,8	22,7	12,7	15,6

Tabelle 16: Resultate der Simulationsrechnung

Ein derart aufgebauter Trigger hat den Vorteil, daß er sich sehr leicht, und ohne

³⁷In 21,4 % der Ereignisse wurden keine Hits in den Streamerkammern erzeugt

großen Kostenaufwand realisieren ließe. Seine Modularität ist ausreichend, um mit guter Ansprechwahrscheinlichkeit auch Multimyon-Ereignisse zu erkennen. In Fällen, in denen beide Myonen ein einziges Modul durchqueren, bzw. ein Myon zwei verschiedene Module durchquert kommt es vor, daß nicht alle Myonen erkannt werden.

Ein weiterer Ansatz für einen Myon-Trigger basiert auf einem globalen Konzept. Hier werden alle korrespondierenden Triggerebenen zu fünf hermetischen Schalen zusammengefaßt. Damit können, in Abhängigkeit der Zahl der angesprochenen Ebenen, Kriterien für das Auftreten von Myonen angewandt werden. Abbildung 62 zeigt die Verteilung für die Anzahl der angesprochenen Triggerebenen exemplarisch für die hier untersuchten Ereignisse.




Abbildung 62: Zahl der angesprochenen Triggerebenen

Beide Methoden eignen sich zur Identifizierung von Myonen. Der erste, modulare Weg bietet allerdings den Vorteil, schon sehr früh Aussagen über die Topologie, und die Myon-Multiplizität machen zu können. Dadurch läßt sich schon gezielt auf spezielle Ereignisklassen triggern.

8 Zusammenfassung

Die vorliegende Arbeit befaßt sich mit dem digitalen Streamerkammersystem des H1 Detektors. Dieses System hat die Aufgabe, sowohl die aus dem Flüssig-Argon Kalorimeter entweichende Energie nachzuweisen, als auch die Spuren von Myonen zu vermessen.

Sowohl die große Anzahl auszulesender Kanäle (~ 140.000), als auch speziell die enorm hohe Teilchenkollisionsrate bei HERA von $\sim 10 \text{ MHz}$ stellen extreme Anforderungen an die Ausleseelektronik. Für diese Aufgabe wurde ein völlig neues Auslesesystem entwickelt. Das Konzept beruht auf einer weitestgehenden Parallelisierung der Datennahme, bei der eine Vielzahl von Elektronikeinheiten unabhängig voneinander arbeiten. Darüber hinaus müssen alle Ereignisdaten in großem Umfang zwischengespeichert werden³⁷, um die hohe Kollisionsrate auch wirklich nutzen zu können.

Das komplette System besteht aus insgesamt fünf verschiedenen Ebenen und ist in Abbildung 63 schematisch dargestellt. Es wird im Rahmen dieser Arbeit detailliert beschrieben, wobei besonders ausführlich auf die speziell entwickelte Elektronik eingegangen wird, die für die Datensammlung von den Kammern, die Nullunterdrückung und die Kodierung der Daten verantwortlich ist.

Ebenso werden Untersuchungen vorgestellt inwieweit das Streamerkammersystem zur Entdeckung neuer physikalischer Phänomene beitragen kann. Hierbei wurde, anhand umfangreicher Simulationsrechnungen, besonders die Erzeugung von schweren Quarks und Leptoquarks untersucht. Bei der Erzeugung von schweren Quarks kann gezeigt werden, daß Ereignisse, bei denen b-Quarks erzeugt werden, aufgrund des b-Zerfalls in Myonen identifiziert werden können. Eine Trennung von c-Quark Ereignissen ist mit Hilfe des Streamerkammersystems möglich.

Im Falle der Leptoquarks werden speziell die, über den t-Kanal erzeugten, t- bzw. b-artigen Leptoquarks untersucht. Auch hier kann gezeigt werden, daß das Streamerkammersystem einen wichtigen Beitrag zum Nachweis dieser Prozesse leisten kann. Im Falle fehlender Signaturen können für die zugehörige Kopplungskonstante Ausschlußgrenzen angegeben werden, die kleiner sind als die Kopplungskonstante der elektromagnetischen Wechselwirkung α_{elm} .

Letztlich wird ein Vorschlag für die Realisierung eines schnellen Triggers anhand des digitalen Streamerkammersystems gemacht. Durch die Möglichkeit, von der Kammerelektronik schnelle Signale abgreifen zu können, eröffnet sich ein Weg für die Erzeugung eines Triggersignals. In fünf Kammerebenen innerhalb des Rückflußjochs werden entsprechende Kammersignale herausgeführt und können weiter verarbeitet werden. Anhand von Simulationsrechnungen wurde untersucht, wie eine nachfolgende Logik konzipiert sein könnte, um mittels eines solchen Triggers auf Myonen zu triggern. Speziell der Prozess $ep \rightarrow e\mu\mu$ wurde untersucht, da sich über ihn eine Möglichkeit ergeben kann, die Luminosität auf eine alternative Methode zu bestimmen. Es zeigt sich, daß dieses Ziel mit recht einfachen Mitteln erreicht werden kann.

³⁷pipelining




Abbildung 63: Das Datennahmesystem

A GALs, PALs, 'Finite State Machines'




Abbildung 65: Architektur eine GAL16V8

Anhand eines Beispiels soll eine Übersicht über den Aufbau und die Funktionsweise von GALs gegeben werden. Eine ausführlichere Beschreibung findet sich in [74]. Abbildung 65 zeigt die Struktur eines GAL16V8.

Alle Eingangssignale 2 – 9 sind samt ihrer inversen Signale über eine Leitungsmatrix mit den jeweils acht Eingängen der acht 'Output Logic MacroCells' (OLMC) verbunden. Die Ausgänge dieser OLMCs entsprechen den Ausgangssignalen 12 – 19 des GALs. Auch sie werden wieder samt ihrer Inversen in die Matrix zurückgeführt.

Insgesamt ergeben sich damit 32×64 Kreuzungspunkte der Leitungen. Der elektrische Kontakt an allen diesen Kreuzungspunkten kann durch eine 'Sicherung' hergestellt oder unterbrochen werden. Damit bilden jeweils acht logische Verknüpfungen aus einer beliebigen Kombination von Ein-, und Ausgangssignalen die Eingänge eines OLMC. Man

spricht von jeweils acht Produkttermen.




Abbildung 66: Struktur eines OLMC

Der Aufbau eines OLMC ist in Abbildung 66 wiedergegeben. Die acht Produktterme bilden die Eingänge in ein ODER-Gatter. Der Ausgang eines OLMC kann wahlweise in invertierender oder nicht invertierender Logik gewählt werden. Man kann zwischen rein kombinatorischer (asynchroner) oder getakteter (synchroner) Arbeitsweise wählen. Im Falle der getakteten Arbeitsweise muß das Taktsignal über den Eingang 1 zur Verfügung gestellt werden. Über eine gemeinsame Leitung können alle Ausgänge aktiviert oder deaktiviert werden. Damit läßt sich ein solcher GAL je nach Bedarf konfektionieren und kann für die verschiedensten Aufgaben verwendet werden.

Mit geeigneten Hilfsmitteln lassen sich GALs und PALs sehr Anwenderfreundlich in Form von sogenannten Zustandsmaschinen³⁹ entwerfen. Hierbei wird ein 'Zustand' durch die Signale an den Ausgängen des GALs definiert. Bestimmte Kombinationen der Eingangssignale verursachen dann, synchron mit dem Taktsignal, Übergänge in einen anderen Zustand. Zur Beschreibung der Funktion solcher Elemente bedient man sich der in Abbildung 67 dargestellten Diagramme.

³⁹'Finite State Machines'




Abbildung 67: Beispiel für den Entwurf einer 'Zustandsmaschine'

Die einen Zustand definierenden Ausgangssignale befinden sich in einem rechteckigen Feld. Darunter sind die Eingangssignale vermerkt, die für einen Übergang in einen anderen Zustand verantwortlich sind. Die Verzweigungen werden ausgeführt, wenn die entsprechende Kombination der Eingangssignale vorliegt. Ein Strich bedeutet, daß der Zustand eines Signals an dieser Stelle irrelevant ist.

B Der VMEbus

Die VMEbus Spezifikationen definieren ein Bus-System zur Verbindung von Computern und Modulen zur Datenverarbeitung, Datenspeicherung sowie zu den verschiedensten peripheren Kontrolleinheiten. Folgende Merkmale zeichnen den VMEbus aus:

- a. Unterstützung von Mikroprozessor Architekturen bis zu einer Wortbreite von 32 Bit.
- b. Unterstützung von Multiprozessor Systemen.
- c. Datentransferraten bis zu 34 *Mbyte/s*.
- d. Vollständig asynchrones multiplexfreies Busprotokoll.
- e. Prioritätsgesteuerte Busbelegung über vier Prioritätsebenen. Dabei ist für jede Ebene eine zusätzliche Daisy-Chain implementiert.
- f. Sieben Prioritätsebenen zur Interruptverarbeitung. Durch Implementierung einer Daisy-Chain werden sowohl zentrale, als auch verteilte Interruptverarbeitung ermöglicht.
- g. Zusätzliche Adressinformation über 'Addressmodifier'.
- h. Unterstützung von Block Daten Transfer.
- i. Spezielle Signalleitungen für Bus-, System- und Spannungsfehler.

Zum Datentransfer stehen sowohl maximal 32 Adress-, als auch 32 Datenleitungen zur Verfügung. Als 24-Bit-Adress- und 16-Bit-Datenbus können Module im Einfach-Europa Format verwendet werden. Für die volle Ausnutzung der Adress- und Datenbreite werden beide rückwärtigen Bus-Stecker benötigt, und damit Karten im Doppel-Europa Format.

Die Signalbelegung der beiden Bus Stecker (P1, P2) ist in folgender Tabelle wiedergegeben.

P1				P2			
Anschluß	Row A	Row B	Row C	Anschluß	Row A	Row B	Row C
1	D00	BBSY*	D08	1		+5V	
2	D01	BCLR*	D09	2		GND	
3	D02	ACFAIL*	D10	3		Reserviert	
4	D03	BG0IN*	D11	4		A24	
5	D04	BG0OUT*	D12	5		A25	
6	D05	BG1IN*	D13	6		A26	
7	D06	BG1OUT*	D14	7		A27	
8	D07	BG2IN*	D15	8		A28	
9	GND	BG2OUT*	GND	9		A29	
10	SYSCLK	BG3IN*	SYSFAIL*	10		A30	
11	GND	BG3OUT*	BERR*	11		A31	
12	DS1*	BR0*	SYSRESET*	12		GND	
13	DS0*	BR1*	LWORD*	13		+5V	
14	WRITE*	BR2*	AM5	14		D16	
15	GND	BR3*	A23	15		D17	
16	DTACK*	AM0	A22	16		D18	
17	GND	AM1	A21	17		D19	
18	AS*	AM2	A20	18		D20	
19	GND	AM3	A19	19		D21	
20	IACK*	GND	A18	20		D22	
21	IACKIN*	SERCLK	A17	21		D23	
22	IACKOUT*	SERDAT	A16	22		GND	
23	AM4	GND	A15	23		D24	
24	A07	IRQ7*	A14	24		D25	
25	A06	IRQ6*	A13	25		D26	
26	A05	IRQ5*	A12	26		D27	
27	A04	IRQ4*	A11	27		D28	
28	A03	IRQ3*	A10	28		D29	
29	A02	IRQ2*	A09	29		D30	
30	A01	IRQ1*	A08	30		D31	
31	-12V	+5V StdBy	+12V	31		GND	
32	+5V	+5V	+5V	32		+5V	

Der VMEbus gliedert sich in vier unabhängige Teilsysteme auf:

- Daten Transfer Bus (DTB). Er beinhaltet alle Daten und Adressleitungen sowie die für den Datentransfer benötigten Steuersignale.
- Arbitrationsbus. Er verfügt über alle Signale, die zum Betrieb eines Multi Prozessor Systems notwendig sind.
- Interrupt Bus. Dieser dient zur Behandlung von Interrupt Anforderungen.
- Utility Bus. Hierunter sind alle restlichen Signale für z.B. Fehlererkennung, sowie die Stromversorgung zusammengefaßt.

Durch die Adressbreite von 32 Bit läßt sich ein Bereich von maximal 4,3 Gbyte adressieren. Man unterscheidet generell zwei verschiedene Typen von VMEbus Einheiten: Slave und Master. Ein sogenanntes Master Modul kann die Kontrolle über den Bus übernehmen und dann Daten mit einem Slave Modul austauschen. Der VMEbus erlaubt, mehrere Master Module in einem Crate einzusetzen, wobei die Bus Zuteilung über spezielle Bus Leitungen geschieht.

Ein Slave Modul deckt einen gewissen eindeutigen Adressbereich ab. Sobald bei Anliegen eines Steuersignals \overline{AS} dieser Bereich adressiert wird, muß es je nach Zustand der

Steuerleitung \overline{WRITE} Daten vom Master empfangen oder auf den Datenbus legen. Das Ende des Datentransfers wird durch eine weitere Bus Leitung angezeigt (\overline{DTACK}). In Abbildung 68 ist eine typische Datentransfersequenz von einem Master zu einem Slave dargestellt.





Abbildung 68: VME Byte Lese Sequenz


Durch \overline{AS} wird vom Master das Anliegen einer gültigen Adresse angezeigt. Dadurch, daß der Pegel von \overline{WRITE} logisch Eins ist wird mitgeteilt, daß es sich um einen Lesezyklus handelt. Durch die Datenstrobe-Signale $\overline{DS0}$ und $\overline{DS1}$ wird der Slave aufgefordert, das entsprechende Datenbyte dieser Adresse auf den Daten Bus zu legen. Er bestätigt das Anliegen von gültigen Daten durch \overline{DTACK} , wonach die Sequenz dann beendet wird, wenn der Master die Daten übernommen hat.

C Steuerung des Streamerkammersystems


STARTMENÜ



STEUERUNG IM LOKALEN MODUS



STEUERUNG IM ZENTRALEN MODUS



EINSTELLUNG VON PARAMETERN DER ROCs

Status
 Battery
 Run Active
 Change Flag

Home

Change Rod 22

Base: 00F82000
 Location: 16
 Roc-Rod: 1
 # steps: 14
 # data: 144
 Cmd 1: 11

Wire Th.: 80 mV.
 Strip Th.: 80 mV.
 digl Th.: 3

Show Save

Change Run Mode

Full Info

Show Wires in Plane

Save Wires in Plane

Hide

1	128	1
1	144	1
1	144	128
112	144	112
128	144	1
128	1	1
128	1	1
128	1	1

0-7 8-15 16-23

Set all Locations

EINSTELLUNG VON PARAMETERN DER TRIGGERELEKTRONIK

Status
 Battery
 Run Active
 Change Flag

Home

STC Mode

Fast Cards

Fan Outs

Local 1.1 Delay: 30
 Local 2.2 Delay: 200




Software Trigger
 Local Trigger

Enable Delay


<input checked="" type="checkbox"/>	1	0
<input type="checkbox"/>	2	0
<input type="checkbox"/>	3	0
<input type="checkbox"/>	4	0
<input type="checkbox"/>	5	0
<input type="checkbox"/>	6	0

OK


AKTIVIERUNG BZW. DEAKTIVIERUNG DER ROCs



DER SYSTEMTEST




DIE ZEITKALIBRIERUNG




D Einstellungen von ROC und ROD

DER ROC



DER ROD



Literatur

- [1] HERA Proposal Report, DESY HERA 81/10, Hamburg 1981
(unveröffentlicht)
- [2] C. Quigg, 'Gauge Theories of the strong, Weak and Electromagnetic Interactions',
Frontiers in physics, Benjamin, Reading, Massachusetts, 1983
- [3] H. Fritsch, P. Minkowski, Phys. Rep. 73 (1981) 67
- [4] G. Wolf, HERA: Physik, Machine and Experiments, DESY 86-089, Hamburg 1986
(unveröffentlicht)
- [5] Cashmore et al.: Phys. Rep. 122 (1985) 275.
- [6] R.D. Peccei ed., Proceedings of the HERA Workshop, Band 1 und 2 Hamburg 1987
- [7] Proceedings of the study of an ep facility for Europe, Ed. U. Amaldi, DESY 79/48
(1979), p.391-394
- [8] ARGUS Kollaboration: H. Albrecht et al, Phys. Lett. 192B (1987) 245
- [9] CLEO Kollaboration: A. Jawahery, Proceedings of the XXIV International Conference
- [10] Ingelmann, Schuler, HFLGEN (V1.0), DESY Computer Center
- [11] J. Tutas, 'A quick detector simulation program', interner H1 Bericht H1-9/87-72,
Hamburg 1987 (unveröffentlicht)
- [12] Ch. Berger, J. Tutas, P. Zerwas, Proceedings of the HERA Workshop, (Oct. 1987),
813
- [13] K. Hagiwara, S. Komamiya and D. Zeppenfeld, Z. Phys. C29 (1985)
- [14] T. Köhler, Diplomarbeit, I. Phys. Inst. RWTH Aachen
- [15] G. Ingelmann: LEPTO 5.2 Manual, DESY Computer Center
- [16] D. Treille et al., Proceedings of the ECFA Workshop on LEP 200, Aachen 1987,
CERN 87-08 (1987)
- [17] S. Rudaz, J. Vermaseren: Ref. TH 2961-CERN, 1980
- [18] J. Ellis et al.: Nucl. Phys. B182 (1981) 529
- [19] J. Wudka: Phys. Lett. 167B (1986) 337
- [20] W. Buchmüller, R. Rückl, D. Wyler: Phys. Lett. 191B (1987) 442
- [21] N. Harnew: Proceedings of the HERA Workshop, Hamburg 1987;
R. Rückl: Proceedings of the Workshop on Physics at Future Accelerators, La Thuile
1987;
N. Harnew *ibid*

- [22] J. F. Gunion, E. Ma: Production of E_6 Scalar Leptoquarks in ep Collisions, Phys. Let. B 195 1987 S.257
- [23] A. Dobado: Production of Leptoquarks from superstring models in ep Collisions, Phys. Let. B 191 1987 S.449
- [24] J. A. Grifols, S. Peris: E_6 Scalar Leptoquarks at HERA: Cross sections and asymmetries, Phys. Let. B 201 1988 S.287
- [25] W. Buchmüller et al.: Leptoquarks in Lepton Quark collisions, Phys. Let. B 191 1987 S.442
- [26] J. C. Pati: A model for a unification of scales from M_{Planck} to m_ν , Phys. Let. B 228 1989 S.228
- [27] W. H. Smith: New particles in ep-colliders, WISC - EX - 88 - 298
- [28] A. Djouadi, T. Köhler, M. Spira, J. Tutas: Z. Phys. C (1990) 679
- [29] D.W. Duke, J.F. Owens: Phys. Rev. D22 (1984) 49
- [30] T. Sjostrand: Lu. Tp. 85-10 & Comp. Phys. Commun. (1986) 39
T. Sjostrand, M. Bengtsson: Lu. Tp. 86-22
- [31] P.N. Burrows et al.: Proceedings of the HERA Workshop, Hamburg 1987
- [32] K.J.F. Gaemers, M. van der Horst: The process $e^-p \rightarrow \gamma e^-p$ as a fast luminosity monitor for the HERA collider, Nucl. Phys. B316, 1989, S269
- [33] S.Levonian: private Mitteilung
- [34] V.M. Budnev et al.: Phys. Rep. 15 (1974) 181.
- [35] E. Vogel: Test eines Eisen/Streamerrohrkammer Kalorimeters....., Aachen 1989
- [36] Interne H1 Berichte
The central Jet chamber of the H1 Detector at HERA, H1-TR-200
Outer z-Drift chamber status report, H1-TR-201
Gas system for the forward and central region, H1-TR-202
Progress report on the central inner proportional- and drift-chambers, H1-TR-203
Technical report on the outer proportional chambers, H1-TR-204
The H1 forward tracker. Description and status, H1-TR-205
H1 forward tracker/planar chambers status report, H1-TR-206
Progress report on the radial drift chambers for the H1 forward track detector, H1-TR-207
Technical status report of the H1 tracking detectors, H1-12/87-75
Entwicklung und Bau eines zylindr, Driftkammer Prototyps für H1, H1-11/88-97
Backward proportional chambers (BPC), H1-11/88-98
A cylindrical z-drift chamber for H1, H1-09/90-151
alle Hamburg 1987 (unveröffentlicht)

- [37] Interne H1 Berichte
Status of IF1E/IF2H stack construction, H1-TR-101
Mechanics of CBE stacks, H1-TR-102
Report on FB2E construction, H1-TR-103
Mechanics of the H1 calorimeter wheels CB1, CB2, CB3, H1-TR-104
Status of hadronic stack design and construction of wheels FB1, FB2 and OF, H1-TR-105
Independant readout cells for the june-august 1987 CERN Test, H1-TR-106
Cabling of the liquid argon calorimeter, H1-TR-107
Segmentation and cabling of the central barrel electromagnetic stacks, H1-TR-108
Tower and pad segmentation of the H1 liquid argon calorimeter, H1-TR-114
The electronic system of the H1 calorimeter, H1-TR-115
alle Hamburg 1987 (unveröffentlicht)
- [38] Interne H1 Berichte
H1 muon detector, digital front end electronics, Part I and II, H1-TR-400
Geometrical arrangement and sizes of the H1 chambers for iron-instrumentation and muon detection, H1-TR-402
Studies of alternative materials for streamer tubes, H1-TR-406
Endcap instrumentation, H1-04/90-134
Barrel iron chambers, H1-09/90-150
Barrel μ -chambers, H1-10/90-153
Distribution of the digital Modul Boards, H1-12/90-158
alle Hamburg (unveröffentlicht)
- [39] interner H1 Bericht:, The backward electromagnetic calorimeter, H1-TR-109, Hamburg 1987 (unveröffentlicht)
- [40] interner H1 Bericht:, Technical progress report for the development of the plug calorimeter, H1-TR-110, Hamburg 1987 (unveröffentlicht)
- [41] Interne H1 Berichte
The electron tagging and luminosity counters, H1-TR-113
Electron tagger trigger and DAQ, H1-05/88-86
The status of the Lumi system, H1-01/90-142
alle Hamburg (unveröffentlicht)
- [42] Interner H1 Bericht:, The magnetic field mapping of the H1 magnet, H1-08/90-143, Hamburg, (unveröffentlicht)
- [43] W. J. Haynes: The H1 VME-based data acquisition system, ESONE VMEbus in research Conference, Zürich, Schweiz, Oktober 1988
W. J. Haynes: The central H1 data acquisition system, H1 technischer Report 307, Juli 1987 (unveröffentlicht)
- [44] VITA: The VMEbus specification, VMEbus International Trade Association
- [45] VITA: The VME Subsystem Bus (VSB) specification, VMEbus International Trade Association

- [46] Motorola Inc.: MC68020 32-Bit microprocessor user's manual, Prentice Hall, 1985
Motorola Inc.: MC68030 second generation 32-Bit enhanced microprocessor, Prentice Hall, 1987
- [47] Motorola Inc.: MC68881/MC68882 floating-point coprocessor user's manual, Prentice Hall, 1987
- [48] Interne H1 Berichte
The H1 trigger trigger control system, H1-12/88-101
The H1 trigger logic hardware, H1-05/89-111
The H1 trigger, a compendium for specialists and non-specialists, H1-11/90-157
alle Hamburg, (unveröffentlicht)
- [49] E. Barrelet et al.: The Software L3 Triggers in H1, H1 Trigger Note No 12, September 1988, (unveröffentlicht)
E. Barrelet et al.: The hardware implementation of L3 triggers in H1, interner Bericht H1-12/88-100, Dezember 1988, (unveröffentlicht)
- [50] A. Campbell et al.: A scheme for integrating the H1 trigger, DAQ and the processor farm, interner H1 Bericht H1-9/87-70, Hamburg 1987, (unveröffentlicht)
- [51] W. J. Haynes: H1 VMEbus boards: Technical specifications, 19. Mai 1988
- [52] Creative Electronic Systems SA: Fast Intelligent Controller FIC 8230, 1987/8
- [53] H. Krehbiel: The Fast Card of the Subsystem Trigger Controller, User's manual, Oktober 1989, (unveröffentlicht)
- [54] H. Krehbiel: The Fanout Card of the Subsystem Trigger Controller, User's manual, (unveröffentlicht)
- [55] H. Krehbiel: The Slow Card of the Subsystem Trigger Controller, User's manual, (unveröffentlicht)
- [56] H. Krehbiel: The Trigger Bit Card of the Subsystem Trigger Controller, User's manual, (unveröffentlicht)
- [57] M. Atac et al.: Self quenching streamer mechanism, Nucl. Instr. Meth. 200 (1982) 345
L.S. Zhang: A possible Mechanism of the self quenching streamer mode, Nucl. Instr. Meth. 247 (1986) 343
F.E. Taylor: A model of the limited streamer mechanism, MIT-LNS-1824 (1989)
F. Sauli: Principles of operation of multiwire proportional and drift chambers, CERN Yellow Report 77-09 (1977)
- [58] R. van Staa et al.: The digital electronics of the H1 streamer tube detector, Interner Bericht H1LSTEC 90-8, Hamburg, 24.12.90, (unveröffentlicht)
- [59] Creative Electronic Systems SA: VIC8250 user's manual, 1989

- [60] Creative Electronic Systems SA: VME/VSB Dual Ported Memory DPM 8242, Juni 1989
- [61] Apple Developers Group: MPW Reference Manual, ADG, 1987/8
Apple Developers Group: MPW Assembler Reference Manual, ADG, 1987/8
Apple Developers Group: MPW C Reference Manual, ADG, 1987/8
Apple Developers Group: MPW Pascal Reference Manual, ADG, 1987/8
Language Systems Corporation: MPW Fortran Manual manual, 1989
J. West: Programming with Macintosh Programmer's Workshop, Bantam Books, 1987
- [62] H. v.d. Schmitt: RTF/68K, Real Time Fortran for 68K processoren, Manual of compiler and run-time library, Univ. Heidelberg, 1987/8
A. Campbell: RTF in MPW environment, H1 data acquisition note, 1988
- [63] D. Goodman: Complete HyperCard handbook, Bantam Books, 1987
D. G. Schafer: HyperTalk programming, Hayden Books, 1988
G. Bond: XCMD's for HyperCard, MIS Press, 1988
- [64] Silicon Beach Software Inc.: SuperCard, the personal software toolkit, San Diego, CA, 1989
- [65] W. J. Haynes: VME-Tools, VMEbus interaction from the MPW shell, H1 data acquisition note, 1988/9
- [66] W. J. Haynes: VMEXI-SSP: VMEtaxi System Software Package, H1 data acquisition note, April 1989
- [67] B.G. Taylor: The MICRON user manual, Rev 1.0, EP Division CERN
B.G. Taylor: The MacVEE hardware user manual, Rev 4.5, EP Division CERN
- [68] VME microsystems international corporation: Instruction manual, June 1988
- [69] W. Braunschweig et al.: Results from a test of an iron streamer tube calorimeter, Nucl. Instr. Meth. A270 1988 p.334
W. Braunschweig et al.: Performance of a Pb Cu liquid argon calorimeter with an iron streamer tube tail catcher, Nucl. Instr. Meth. A275 1989 p.246
W. Braunschweig et al.: Results from a test of a Pb-Fe liquid argon calorimeter, DESY 89/022, Feb. 1989
- [70] C. Schmidt: Die digitale Streifenauslese von H1-Streamerlammern, Diplomarbeit, Hamburg, Mai 1990, (unveröffentlicht)
- [71] R. van Staa : A slow control system for the H1 streamer tube detector, Interner Bericht H1LSTEC 90-5, Hamburg, 22.6.90, (unveröffentlicht)
- [72] J. Meyer : Guide for H1 simulation program H1SIM, Interner Bericht SWNote-3, Hamburg 1989, (unveröffentlicht)
- [73] R. Herma : Simulation von Myonen im H1 Detektor, Diplomarbeit, RWTH Aachen, April 1989, (unveröffentlicht)

- [74] Lattice : GAL Generic Array Logic, Lattice Semiconductor Corp., ©1986, Best. Nr. 410002-001

Verzeichnis der Abbildungen

1	Der HERA Speicherring	5
2	Die Elektron-Proton Streuung	10
3	Ereignisraten der tiefinelastischen ep Streuung	11
4	Diagramme zur $B^0 - \bar{B}^0$ -Mischung	13
5	Feynman Graph zur Erzeugung eines $q\bar{q}$ Paares	14
6	Im Kalorimeter deponierte Energie	15
7	Winkelverteilung der generierten Myonen	16
8	Winkelverteilung der nachgewiesenen Myonen	17
9	Transversalimpuls der Myonen aus $b\bar{b}$ Ereignissen	18
10	Erzeugung eines (eu)-artigen Leptoquarks	19
11	Erzeugung eines (eb, et)-artigen Leptoquarks	19
12	Wirkungsquerschnitt zur Erzeugung (eb, et)-artiger Leptoquarks bei HERA	20
13	Massenverteilungen der rekonstruierten Leptoquarks	22
14	Nachweisgrenzen für Leptoquarks (90 % CL.)	23
15	Grenzen für die Yukawa Kopplungskonstante $\lambda^2/4\pi$ bei HERA	23
16	Feynman Graph für den Prozess $ep \rightarrow \gamma ep$	25
17	Detektoren zum Nachweis von $ep \rightarrow \gamma ep$ Ereignissen	25
18	Feynman Graph für den Prozess $ep \rightarrow ep\mu\mu$	26
19	Das Photon-Spektrum des Protons	27
20	Der H1 Detektor	30
21	Die Spurkammern	31
22	Das Flüssig-Argon Kalorimeter	32
23	Die Eisen-Instrumentierung	34
24	Übersicht über das gesamte DAQ System	38
25	Typische DAQ-Struktur innerhalb der Subdetektoren	40
26	Das zentrale DAQ System	41
27	Das Trigger Schema	44
28	Schematischer Überblick über die 'Fast Card'	50
29	Verteilung der $ROCs$	53
30	Komparatorschaltung	54
31	Synchronisationsschaltung	54
32	Ausschnitt aus der Pipeline	55
33	Zusammenfassung zweier Zeitscheiben	56
34	Schematischer Datenflußinnerhalb einer Ebene	56
35	Auslesezyklus einer Streamerkammer-Ebene	58
36	Die Verbindung ROC - Bus-Terminal - Kammerebenen	59
37	Umschaltung der Datenrichtung	61
38	Schematische Übersicht über das Bus-Terminal	62
39	Auslesezyklus des 'Mode Controllers'	68
40	Zeitbedarf für den Datentransfer Kammer - ROC	71
41	Schaltungslogik für den Datentransfer Kammer - ROC	72
42	Zeitverhalten der Datenübertragung	73
43	Erzeugung der Strobe-Frequenz	75
44	Enkodierlogik	76
45	Kodierzyklus des 'Code Managers'	80

46	Zuordnung der Kanalnummern	83
47	Taktimpuls für den Zähler der digitalen Schwelle	84
48	Bit-Muster der Ebene 16 nach Daten-Transfer zu den Kammern	86
49	Zyklus des 'Test Controllers'	88
50	Signalverteilung durch den <i>ROD</i>	95
51	Das Auslesesystem	98
52	Das Buffer Schema	100
53	Informationsaustausch durch die FIFOs	101
54	Zeitbedarf für die Datenformatierung	102
55	Zeitbedarf für die Auslese der <i>ROCs</i>	103
56	Häufigkeitsverteilung der Treffer innerhalb der verschiedenen Zeitscheiben bei der Kalibrierung	104
57	Testaufbau für die Kalibrationsmessungen im CERN	106
58	Das Datennahmesystem für die Kalibrationsmessungen im CERN	107
59	Trefferhäufigkeit für kosmische Myonen	108
60	Ereignisbild eines Ereignisses aus der kosmischen Höhenstrahlung	108
61	Das schematische 'Slow Control' Konzept	109
62	Schemazeichnung des 'Slow Controller'	110
63	Zahl der angesprochenen Triggerebenen	112
64	Das Datennahmesystem	114
65	Architektur einer GAL16V8	115
66	Struktur eines OLMC	116
67	Beispiel für den Entwurf einer 'Zustandsmaschine'	117
68	VME Byte Lese Sequenz	120

Verzeichnis der Tabellen

1	Bestehende Beschleunigeranlagen	4
2	Technische Daten des Speicherringes HERA	8
3	Anzahl generierter Myonen	16
4	Anzahl der nachgewiesenen Myonen	17
5	Zusammenfassung der Ergebnisse	18
6	Simulationsparameter	24
7	Datenmenge der Hauptkomponenten im H1 Detektor	37
8	Steckerbelegung von <i>ROC</i> und Bus-Terminal	60
9	Verteilung der FanOut Karten	61
10	Wahl der Strobe-Frequenz	74
11	Datenformat des <i>FIFO_{Output}</i>	84
12	Die Register des <i>ROC</i>	91
13	Die P2 Steckerbelegung	94
14	Die P2 Steckerbelegung des <i>ROD</i>	95
15	Die Register des <i>ROD</i>	96
16	Resultate der Simulationsrechnung	111

DANKSAGUNG

Hier möchte ich all denen, die zum Gelingen dieser Arbeit beigetragen haben, ganz herzlich danken.

Herrn Prof. Dr. K. Lübelmeyer gilt mein Dank dafür, daß ich diese Arbeit an seinem Institut durchführen konnte.

An Herrn Prof. Dr. Berger ist mein spezieller Dank gerichtet. Dies gilt sowohl für die Motivierung mich mit diesem Thema zu befassen, sowie für das Vertrauen, mir die Entwicklung des Systems zu überlassen.

Für die enorme Unterstützung während der Entwicklungszeit gilt mein Dank der Abteilung TEB des II. Physikalischen Instituts der Universität Hamburg. Besonders ohne die stete Hilfe von Herrn H. Riege und Herrn Dr. R. van Staa wäre die Realisierung des Projekts in dieser Zeit unmöglich gewesen.

Für das angenehme Arbeitsklima innerhalb des Aachener Instituts bedanke ich mich bei meinen Aachener Kollegen Prof. W. Braunschweig, H. Bergstein, P. Fuhrmann, Th. Köhler, R. Nisius, Dr. F. Raupach, P. Schleper und Dr. E. Vogel, sowie den Mitarbeitern des Elektronik-Labors G. Braun, M. Buchholz und H. Esser.

Für die Hilfe bei der Erstellung bzw. Durchsicht dieser Arbeit gilt mein Dank Frau Dr. S. Semke und Frau M. Oelfke.

Mein besonderer Dank gilt meinen Eltern, die mir das Studium der Physik ermöglicht haben, und mich fortwährend unterstützt haben.

LEBENS LAUF

Ich wurde am 5.11.1959 in Geilenkirchen, Kreis Heinsberg geboren. Dort besuchte ich die Volksschule von 1966 bis 1970. Anschließend wechselte ich auf das neusprachliche Bischöfliche Gymnasium St. Ursula, wo ich 1979 das Abitur ablegte. Zum Wintersemester 1979 begann ich das Physikstudium an der Rheinisch Westfälisch Technischen Hochschule in Aachen. Im Rahmen der Fréjus Kolaboration entstand während der Zeit vom November 1983 bis September 1985 meine Diplomarbeit. Die abschließende Diplomprüfung folgte im Januar 1986. Seit Februar 1986 bin ich als wissenschaftlicher Angestellter am I. Physikalischen Institut der RWTH Aachen beschäftigt, und arbeite im Rahmen der H1 Kollaboration am H1-Experiment in Hamburg. Seit November 1988 ist mein vorwiegender Aufenthaltsort Hamburg. Während meiner gesamten Beschäftigungszeit am I. Physikalischen Institut gehörten auch Lehraufgaben zu meinem Aufgabenbereich.

Jörg Tutas